


Espansione di multiplexer



41

15.1

Dispositivi logici programmabili

- > Connessioni modificabili dopo la fabbricazione permettono di realizzare logiche **programmabili**
 - > Fusibili, antifusibili, switch a stato solido
 - > Programmazione da parte dell'utente
 - > In fase di montaggio
 - > Con componente già montato nel sistema
 - > In system programming (ISP)
- > Diverse **architetture**
 - > Inizialmente basate sulle forme normali
 - > PAL, PLA, PLD
 - > Poi sempre più libere
 - > FPGA, SoPC
 - > Grazie a CAD sempre più potenti


42

Dispositivi AND-OR

- › I primi dispositivi programmabili hanno architettura basata su forme AND-OR
 - › **Semplicità** di progettazione
 - › **Regolarità** della realizzazione
- › Normalmente divisi in due regioni
 - › Piano AND in cui sono calcolati i termini prodotto
 - › Piano OR in cui i termini selezionati sono sommati
- › Programmabilità
 - › Può coinvolgere la scelta delle variabili che compongono ciascun termine (piano AND)
 - › Può riguardare la scelta dei termini da sommare (piano OR)


43

Convenzioni grafiche (1)



44

Convenzioni grafiche (2)




45


Memorie programmabili

- PROM: programmable read only memory
 - Piano AND fisso e completo
 - Per n ingressi sono calcolati tutti i 2^n mintermini (**righe**)
 - Piano OR programmabile
 - Ognuna delle uscite genera una somma di prodotti arbitrari
 - Se le uscite sono w i fusibili sono $2^n \times W$
 - Si parla di PROM $2^n \times W$
- La **tabella di verità** della funzione coincide con il **contenuto** della memoria

46



PROM per logiche generiche




Array logici programmabili

- PAL: Programmable array logic
 - Piano AND programmabile
 - Sono messe a disposizione tutte le variabili e le variabili negate
 - Ogni termine può essere costituito da un numero di variabili qualsiasi in ingresso alle AND
 - Piano OR fisso
 - Sono presenti un certo numero di porte OR, con un numero fisso di ingressi
 - Si deve quindi ottimizzare il numero di termini della forma normale
 - SP o PS, in quanto è spesso possibile negare l'uscita
 - Se una funzione ha meno implicanti, alcuni ingressi della OR possono essere posti facilmente a 0


49

PAL (1)




50

PAL (2)



Esempio di implementazione di due funzioni da 3 ingressi



Trucco per sommare più implicanti di quelli previsti