

# Electronica

## Sistemi Digitali

16

## ~~09.~~ Flip-Flop

Roberto Roncella



## Flip-flop e loro applicazioni


### Reti sequenziali elementari

(6)

- L'elemento bistabile
- Latch o flip-flop trasparenti
- Temporizzazione dei flip-flop trasparenti
- Architettura master-slave non trasparente
- Flip-flop non trasparenti o edge-triggered
- Registri, riconoscitori di sequenza
- Contatori

## Reti sequenziali


- › L'uscita non dipende soltanto dagli ingressi nell'istante corrispondente, ma anche dalla sequenza dei valori precedenti
  - › Alcuni nodi della rete possono assumere valore diversi a parità di ingresso
- › Due tipologie
  - › Asincrone
    - › Un cambiamento in un qualsiasi ingresso determina la valutazione di un nuovo stato della rete e delle uscite
  - › Sincrone
    - › Il calcolo di un nuovo stato viene attivato soltanto dalla commutazione (o da un impulso) di una particolare linea di ingresso (clock)



3


## L'elemento bistabile

- › La chiave per realizzare reti sequenziali è un circuito con più stati stabili
  - › A parità di ingressi
  - › Avendo un circuito con 2 stati stabili, si possono ottenere  $2^n$  stati usando  $n$  repliche del circuito




4

## Il latch SR






Inputs		Outputs	
S	R	Q <sup>+</sup>	Q̄ <sup>+</sup>
0	0	Q	Q̄
0	1	0	1
1	0	1	0
1	1	0*	0*

\*Unpredictable behavior will result if inputs return to 0 simultaneously





## Un esempio di applicazione

› La funzione antirimbalzo





## Il latch $\overline{S} \overline{R}$



7

## Il latch SR con abilitazione





Inputs			Outputs	
S	R	E	$Q^+$	$\overline{Q}^+$
0	0	1	$Q$	$\overline{Q}$
0	1	1	0	1
1	0	1	1	0
1	1	1	1*	1*
X	X	0	$Q$	$\overline{Q}$

\*Unpredictable behavior will result if S and R return to 0 simultaneously or C returns to 0 while S and R are 1


3

## Il latch D




Inputs		Outputs	
$D$	$E$	$Q^+$	$\bar{Q}^+$
0	1	0	1
1	1	1	0
X	0	$Q$	$\bar{Q}$

## Temporizzazione dei latch (1)




## Temporizzazione dei latch (2)



*Si comporta  
come un  
lancio di ripetizione*


11

## Durata minima dell'impulso



12


## Tempo di impostazione (setup) e mantenimento (hold)



FRONTE IN DISCESA DI E

## Metastabilità

cosa accade se non si rispetta  $t_{su}$  e  $t_h$ ?




## Reti trasparenti e non

- > I latch sono reti sequenziali asincrone che si definiscono **trasparenti** in quanto l'effetto degli ingressi generalmente si riflette sull'uscita immediatamente
  - > Non è consigliabile riportare l'uscita su uno degli ingressi
    - > Si rischia di innescare una situazione oscillatoria, se la commutazione modifica l'uscita
- > Per questo servono reti **non trasparenti** in cui l'aggiornamento delle uscite avviene in un momento successivo alla lettura degli ingressi
  - > *Reti a IMPULSI*
    - > Architettura **master-slave**
    - > Reti **edge-triggered**

15

## Architettura master-slave




16

# Clock non sovrapposto


- Il clock master e il clock slave non devono mai essere attivi (alti, 1) contemporaneamente
- Non possono essere ottenuti con un inverter

*se il funzionamento deve essere indep. da T, inverter, const. emb.*




# Tabella di verità

Ck	D	Q
0	X	Q
1	X	Q
1	X	Q
0	0	0
1	1	1




# Tempi di rispetto

Per evitare errori in fase di memorizzazione è necessario che il dato sia stabile un po' prima e un po' dopo la commutazione del clock




# Clock a due fasi non sovrapposte

• Tecnica di generazione a soglia




# Sequenza di funzionamento




# Clock a due fasi

•Un altro modo di generare il clock a due fasi non sovrapposte




# Forme d'onda




# Il flip-flop JK

Inputs			Outputs	
$J$	$K$	$C$	$Q^+$	$\bar{Q}^+$
0	0		$Q$	$\bar{Q}$
0	1		0	1
1	0		1	0
1	1		$\bar{Q}$	$Q$
X	X	0	$Q$	$\bar{Q}$




*no (vedi 25)*

*meglio*




# Problema: impulso in ingresso




# Flip-flop sensibili al fronte


*NO*  
*(vedi DQFO, reti assicurative)*




Inputs		Outputs	
D	C	$Q^+$	$\bar{Q}^+$
0	↑	0	1
1	↑	1	0
X	0	Q	$\bar{Q}$
X	1	Q	$\bar{Q}$



# Timing del flip-flop D




# Ingressi asincroni



Inputs				Outputs	
PR	CLR	D	C	Q <sup>+</sup>	Q̄ <sup>+</sup>
0	1	X	X	1	0
1	0	X	X	0	1
0	0	X	X	1*	1*
1	1	0	↑	0	1
1	1	1	↑	1	0
1	1	X	0	Q	Q̄
1	1	X	1	Q	Q̄

\*Unpredictable behavior will result if PR and CLR return



## I flip-flop non trasparenti

- › Altri tipi di flip-flop non trasparenti
  - › **Flip-flop D** con abilitazione o **DE**
    - › Con  $E = 0$  l'uscita si conserva
    - › Con  $E = 1$  l'uscita assume il valore di  $D$
  - › **Flip-flop JK**
    - › Con  $J = 0$  e  $K = 0$  l'uscita si conserva
    - › Con  $J = 0$  e  $K = 1$  l'uscita vale 0 (reset)
    - › Con  $J = 1$  e  $K = 0$  l'uscita vale 1 (set)
    - › Con  $J = 1$  e  $K = 1$  l'uscita si complementa
  - › **Flip-flop T**
    - › Con  $T = 0$  l'uscita si mantiene
    - › Con  $T = 1$  l'uscita si complementa

29

## Equazioni caratteristiche

- › Modo alternativo di esprimere il funzionamento di flip-flop non trasparenti
- › **Flip-flop D**
  - ›  $Q' = D$
- › **Flip-flop DE**
  - ›  $Q' = Q\bar{E} + DE$
- › **Flip-flop JK**
  - ›  $Q' = J\bar{K} + Q\bar{J}K + \bar{Q}JK = J\bar{Q} + \bar{K}Q$
- › **Flip-flop T**
  - ›  $Q' = T\bar{Q} + \bar{T}Q = T \oplus Q$


30

## Da un tipo di flip-flop all'altro

- › Ogni flip-flop può essere usato per realizzare le funzioni svolte dagli altri tipi
  - › Con l'aggiunta eventuale di una rete logica
- › Per dimostrare questa affermazione
  - › **1)** usiamo il flip-flop D per realizzare tutti gli altri tipi
  - › **2)** usiamo DE, JK e T per realizzare il D
- › Osservazione
  - › Il procedimento proposto ha significato concettuale, le realizzazioni ottenute **non sono ottime**
  - › Ogni tipo di flip-flop risulta più adatto a particolari tipi di applicazione

31

## Da flip-flop D a DE, JK, T



32