


## Analisi di reti "cicliche"

- Riuniamo alla modello di funzionamento SINCRONA e cerchiamo di trovare un modo di progettare regolare per ottenere funzionalità SEQUENZIALI da una normale rete non ACICLICA, quindi con richiusure cicliche.
  - come fatto inizialmente con il BISTABILE
- Partiamo dall'analisi di una generica rete CICLICA, per vedere poi se e come è possibile invertire le procedure di analisi per definire una STRATEGIA di SINTESI.
- Punto 1: individuare le variabili di stato

nella prima fase dell'analisi cerchiamo di individuare un insieme MINIMO di connessioni le cui spezzature rende il circuito ACICLICO (e quindi COMBINATORIO)



Esistono algoritmi che permettono di individuare un set minimo di variabili le cui conoscenze garantisce la conoscenza dell'intero rete. Saremo le nostre VARIABILI DI STATO

- Punto 2: analisi delle reti ACICLICA



Su queste reti abbiamo diverse "espettative".  
 La prima è che il rapporto  $\Delta V_o / \Delta V_{in}$  per ogni uscita ( $S_F$ ) rispetto a ogni ingresso ( $S_P$ ) sia in modulo maggiore di 1.  
 (per  $V_{in}$  intermedie)

Otteneremo una tabella del tipo

$S_P$	$i_0$	$i_1$	$i_2$	$i_3$	...
$s_0$	( $s_0$ )	( $s_0$ )	$s_2$	$s_1$	
$s_1$	$s_3$	( $s_1$ )	$s_2$	$s_0$	
$s_2$	$s_1$	$s_0$	$s_3$	$s_1$	
$s_3$	( $s_3$ )	$s_2$	$s_2$	( $s_3$ )	
:					↑ Situazione OSCILLATORIA

nelle caselle c'è lo stato futuro corrisp. a ingresso e stato presente dato

→ Sono state cercate le combinazioni STABILI  
 $(S_F = S_P)$

→ Se per un ingresso dato NON C'È alcuna configurazione stabile la rete OSCILLERA' oppure avrà una situazione stabile ma NON logicamente DEFINITA (dipende dai poli della rete). Nell'esempio,  $i_2$ .

→ Se per un ingresso c'è UNA SOLA soluzione stabile, il circuito, se lo raggiunge, lo mantiene. Ma potrebbe pure accadere che il circuito oscilla tra due situazioni non stabili. Per esempio, con  $IN = i_3$  potrebbe esserci una oscillazione tra  $s_0$  e  $s_1$  senza mai raggiungere lo stato stabile  $s_3$ .

→ Se per un ingresso ci sono PIÙ SOLUZIONI stabili, occorre capire quale si potrà presentare in funzione della STORIA del circuito. Anche qui potrebbero presentarsi situazioni oscillatorie. (vedi  $i_3$ , tra  $s_1$  e  $s_0$ )

- Punto 3: date la tabella che descrive la rete che calcola lo STATO FUTURO, capire come si passa da una situazione STABILE a una nuova situazione STABILE, in seguito al cambiamento dell'ingresso.

Nell'esercizio, quello che noi possiamo ipotizzare (fondendo l'utente ad attenersi a regole stringenti) è di MODIFICARE l'ingresso solo quando ogni transitorio è esaurito e solo un bit alle volte

Quindi, se la rete ha  $n$  ingressi, ci interessano solo le (n-1) transizioni ADIACENTI.

Dopo un certo tempo di propagazione (in genere diverso per ogni uscita) la rete presenterà una uscita stabile; ma cosa accade nel frattempo?

- Ⓐ Alle singole variabili potrebbe accadere "di tutto" (vedi ALEE)
- Ⓑ Possono cambiare PIÙ VARIABILI


### ALEA



singola USCITA

se è l'unica variabile che cambia


Un esempio "buffo" (per un certo  $y, z, t$ )



$$\Delta_1 = 2$$


$$\Delta_2 = 4$$

si (a regime)



nell'esempio mostrato appare evidente che c'è chi è prodotto da diversi percorsi dell'ingresso di verso l'uscita. Una forma NORMALE ( $SP \circ PS$ ) presenta meno problemi -

→ In particolare se l'uscita CAMBIA, non tornerà più indietro. Esempio SP



$0 \rightarrow 1$  si è attivato uno (o più) terminale prodotto



$1 \rightarrow 0$  non c'è alcun terminale prodotto

### Quindi NIENTE ALEE DINAMICHE

→ Ci possono però essere ALEE STATICHE

(valore prima della commutazione = valore dopo, e regime)

In particolare, nelle  $SP$ , ci può essere ALEA su livello ALTO



b ha maggior ritardo (causa inverter); ma se venisse ritardato a si avrebbe ora SULLA PRIMA commutazione

→ Possono essere EVITATE con sintesi NON OTTIMA:  
tutti gli I adiacenti devono essere aperti da uno stesso impulso

x\z	00	01	11	10
0	0	1	1	0
1	1	1	0	0

Occorre aggiungere  $\bar{y}, z$   
(per evitare ALEA sulla commutazione di su)

→ Criterio di SINTESI per reti in forma NORMALE  
 sente che: 2 INTERMINI ADIACENTI devono sempre essere  
 contenuti in un UNICO IMPLICANTE (anche quando questo  
 non fosse necessario nella sintesi stessa).

---  
 ③ Le nuove uscite differisce delle precedente per MOLTE  
 variabili.

[ potremmo far in modo che il 1° cambiamento ritorni quando tutti i transitori sono esauriti (AGGIUNGENDO RITARDO all'uscita) ma le stesse cose non potranno essere garantite alle commutazioni successive.

- L'analisi sarebbe meno CRITICA se tra uno stato e il successivo venisse solo 1 variabile. Si eviterebbero TRANSIZIONI MULTIPLE all'ingresso delle reti, con il rischio di non essere in grado di prevedere l'equilibrio finale.
- Se si VERIFICA queste ulteriori condizioni, possiamo usare le tabelle IN; SP  $\rightarrow$  SF per determinare l'evoluzione della rete

→ Partiamo da un certo ingresso  $i_x_0$  e da uno stato stabile  $s_y_0$

→ Modifichiamo 1 bit dell'ingresso  $i_x_1$   
 la rete calcola lo stato futuro  $s_y_1$  (che differisce di un solo bit da  $s_y_0$ )

[ NB: se vogliamo essere sicuri che quando  $s_y_1$  arriva in ingresso alla rete siano esauriti tutti i transitori dovuti al cambio di ingresso, dobbiamo introdurre un RITARDO sul percorso di reazione

→ ALEA ESSENZIALE

→ Se  $S_{yz}$  è di equilibrio ci fermiamo, altrimenti passiamo a un nuovo stato adiacente  $S_{yz}$  (a partire da ingresso) e così via, fino a quando incontriamo finalmente uno stato stabile.

(se non c'è, la macchina OSCILLA)

(Riprendere il punto 3)

Se la rete soddisfa quindi i seguenti criteri

- Cambia 1 solo ingresso alla volta
- Al singolo cambiamento dell'ingresso corrisponde al massimo il cambiamento di 1 sola uscita
- Non ci sono ALEE



Allora, se il percorso di reazione ha un ritardo superiore al tempo necessario alla rete di andare a regime, si può trasformare la tabella in GRAPPO

Punto 4: un caso particolare da semplificare l'analisi è quello in cui la rete ritrova una situazione di equilibrio dopo un SINGOLO percorso.

Nel grafico, reti di equilibrio formano un cerchio che si ricorda su se stessa.

## ALEE ESSENZIALI

- Come può recare problemi l'assenza di un ritardo adeguato?



Tabella

	0	1
A	(A)	B
B	C	(B)
C	(C)	(C)

Rete "BIROSTRATIVA"

- Gli stati hanno codici "sorretti":

B adiac A

C adiac B

A 00

B 01

C 11

quadri

		IN	
		0 1	
A	00	00   01	
B	01	11   01	
SP	C 11	11   11	
D	10	--   --	

$S_1^+$



$S_0^+$



$S_1 S_0$


$\bar{IN} S_0 + S_1$

senza del

$IN + S_0$

senza del


IN  $S_0 S_1$



- Sono in A, stabile con  $IN=1$

- IN sole

- Mi aspetto di andare e restare in B



- Come si COMBATTONO?


Ci vuole il ritardo  $\tilde{\tau}_1 > t_{pd\max}$ , che impedisce (in questo caso) a  $S_0$  di rientrare con TRANSISTORI IN CORSO

## Requisiti per la SINTESI ASINCRONA

- 1) Reti con rigenerazione  $\{ |dV_o/dV_{IN}| > 1 \text{ per } V_{IN} \text{ nelle zone di transizione} \}$
- 2) Cambiare 1 ingresso alla volta e aspettare sempre
- 3) che la rete abbia raggiunto il regime prima di cambiare un altro ingresso.
- 4) Creare un grafo dove per ogni cambiamento di ingresso si raggiunge il regime in un numero limitato (per esempio 1 s) di passaggi
- 5) Codificare lo stato successivo con codice ediscende e quello presente
- 6) Realizzare la rete per lo stato futuro senza ALEE (diminuire osietida)
- 7) Ritardare le variabili di stato fino al raggiungimento completo del regime di R<sub>Comb</sub> - Stato futuro

graph D-F edge triggered

20.8



D-FF

IN AB		OUT			
S <sub>1</sub>	S <sub>0</sub>	00	01	11	10
00	00	(00)	(00)	10	01
01	00	00	00	(01)	(01)
11	(11)	(11)	(11)	10	01
10	11	11	11	(10)	(10)

OK


$$\begin{array}{c}
 S_1^+ \\
 \begin{array}{ccccc}
 & 0 & 0 & 1 & 0 \\
 & 0 & 0 & 0 & 0 \\
 \textcircled{1} & \textcircled{1} & \textcircled{1} & 0 & 0 \\
 \textcircled{1} & \textcircled{1} & 0 & \textcircled{1} & 0
 \end{array}
 \end{array}
 \quad
 \begin{array}{c}
 S_0^+ \\
 \begin{array}{ccccc}
 & 0 & 0 & 0 & 1 \\
 & 0 & 0 & 1 & 1 \\
 \textcircled{1} & \textcircled{1} & 0 & 1 & 0 \\
 \textcircled{1} & 1 & 0 & 0 & 0
 \end{array}
 \end{array}$$

Scars see

$$S_1^+ = AB \bar{S}_1 \bar{S}_0 + \bar{A} S_1 + B S_1 S_0 + \bar{B} S_1 \bar{S}_0$$

$$S_0^+ = A \bar{B} \bar{S}_1 + A \bar{S}_1 S_0 + A \bar{B} S_0 + \bar{B} S_1 S_0 + \bar{A} S_1$$

Scheme logics D-FF edge triggered  
20.9




$\Delta B$   $S_1, S_0$

01 11

11 11

11 10

stable




c'è maggiore libertà nella sintesi delle RC - ci sono più combinazioni di eccitazione competitibili con il requisito sullo stato (in cui deve comparire un solo q alla volta)

Vediamo le D-PF


① Sintetizziamo <sup>prima</sup> DECISORE : ingressi D, CK  
uscite  $Z_S$ ,  $Z_R$

- comportamento: demultiplexer sensibile al fronte in solita del clock



l'impulso di clock viene spianato su  $Z_S$  (se  $D=1$ ) oppure su  $Z_R$  (se  $D=0$ )

CK, D		00	01	11	10
S <sub>0</sub>	( $s_0$ )	( $s_0$ )	$s_1$	$s_2$	
S <sub>1</sub>	$s_0$	$s_0$	( $s_1$ )	( $s_1$ )	
S <sub>2</sub>	$s_0$	$s_0$	( $s_2$ )	( $s_2$ )	



CODIFICA	$s_0$	$s_1$	$s_2$
$s_0$	00		
$s_1$		01	
$s_2$			10

$q_1, q_0$

20.11


- Tabella per es. stato futura

		CK, D			
Q, Q <sup>+</sup>		00	01	11	10
S <sub>0</sub>	00	00	00	01	10
S <sub>1</sub>	01	00	00	01	01
	11	--	--	--	--
S <sub>2</sub>	10	00	00	10	10

Q<sup>+</sup>, Q<sup>0</sup>

Se uso gli SR, per avere una transizione

Q	Q <sup>+</sup>	S	R
0 0	0	-	
0 1	1	0	
1 0	0	1	
1 1	-	0	



quindi

		CK, D			
Q, Q <sup>+</sup>		00	01	11	10
S <sub>1</sub>	00	0 0 0 0	1		
S <sub>0</sub>	01	0 0 0 0	0		
	11	-- -- --	--	--	
R <sub>1</sub>	10	0 0 -	1	0 0	

		CK, D			
Q, Q <sup>+</sup>		00	01	11	10
R <sub>1</sub>	00	- - -	- 0		
S <sub>0</sub>	01	- - -	- -		
	11	- - -	- -		
R <sub>0</sub>	10	1 1 -	0 0		

$$S_1 = CK \bar{D} \bar{Q}_0$$

$$R_1 = \bar{CK}$$

		CK, D			
Q, Q <sup>+</sup>		00	01	11	10
S <sub>0</sub>	00	0 0 1 0	0		
S <sub>1</sub>	01	0 0 - -	0		
	11	-- -- --	--	--	
R <sub>0</sub>	10	0 0 0 0	0		

		CK, D			
Q, Q <sup>+</sup>		00	01	11	10
R <sub>0</sub>	00	- - -	0 -		
S <sub>1</sub>	01	1 1 -	0 0		
	11	-- --	--	--	
R <sub>1</sub>	10	0 0 -	0 0		

$$S_0 = CK D \bar{Q}_1$$

$$R_0 = \bar{CK}$$

Per creare il D-FF basta pilotare un SR con un decisore!

20.12

