

Cognome

Nome

ESERCIZIO N°1

6 punti

- a) Determinare la mappa di Karnaugh di una funzione logica $Y = f(X_4, X_3, X_2, X_1, X_0)$ con i seguenti set di mintermini che danno 1 (S_{on}) e don't care (S_{dc})
 $S_{on} = \{0, 1, 6, 7, 14, 15\}$, $S_{dc} = \{4, 5, 16, 17, 30, 31\}$
- b) Realizzare con circuito a porte logiche AND, OR, NOT e 2 livelli di logica la funzione del punto a) scegliendo tra diverse possibili soluzioni quella che minimizza il numero di porte logiche.
- c) Se porte logiche elementari (AND, OR, NOT) a K ingressi hanno $T_{pd} = 0,05 \text{ ns} + 0,1 K \text{ ns}$ quale è il T_{pd} massimo del circuito di cui al punto b)?
 Se ingressi e uscite del circuito combinatorio di cui al punto b) sono registrati con registri aventi $T_{co} = 0.4 \text{ ns}$, $T_{hold} = 0.3 \text{ ns}$ e $T_{setup} = 0.4 \text{ ns}$, quale è la massima frequenza di lavoro possibile?

ESERCIZIO N°2

4 punti

- a) Realizzare la funzione $Y = f(X_4, X_3, X_2, X_1, X_0)$ di cui all'esercizio 1 tramite decoder e porte 3-state
- b) Realizzare la funzione $Y = f(X_4, X_3, X_2, X_1, X_0)$ di cui all'esercizio 1 tramite decoder e porte OR

ESERCIZIO N°3

6 punti

Dati i numeri $A = +130,25$ $B = -1,625$ e $C = -32,125$

- a) Determinare la loro rappresentazione in virgola fissa e MS, C2, C1, Traslazione e il numero minimo di bit necessario per rappresentarli tutti correttamente.
- b) Determinare la rappresentazione di A , B e C in virgola mobile in formato standard IEEE 754 singola precisione. Si commettono errori di rappresentazione? Se sì, di che entità sono gli errori in valore assoluto e percentuale?
- c) Se si usa una ALU a 8 bit che opera in MS, si commettono errori di rappresentazione per A , B e C ? Se sì, di che entità sono gli errori in valore assoluto e percentuale?

ESERCIZIO N°4

4 punti

Avendo a disposizione chip di memoria SRAM da 4 M x 3 (costo 0,30 €) e da 8 M x 2 (costo 0,31 €), progettare un modulo di memoria da 8 M x 11 a costo minimo.

ESERCIZIO N°5

5 punti

Disegnare e minimizzare il grafo di una macchina di Moore con 1 ingresso X e una uscita U che viene posta a 1 per un ciclo di clock nel caso in cui si presenti una delle seguenti sequenze non interallacciate: 0011, 0110 e 1010. La macchina deve essere dotata di reset asincrono che la riporta nello stato iniziale, con uscita nulla. Codificare gli stati e disegnare l'architettura della macchina.

ESERCIZIO N°6

8 punti

Realizzare una subroutine per il microcontrollore AVR XMEGA256A3BU, che valuti il prodotto tra un intero senza segno contenuto in R16 e un numero intero, anch'esso senza segno, costituito da 3 byte e contenuto in memoria a partire (LSB) dalla locazione puntata da X . Il risultato deve essere sommato al numero di 4 byte contenuto in memoria a partire (LSB) dalla locazione puntata da Y .

1

Le mappe sono

$x_3 x_2$		$x_4 = 0$				$x_4 = 1$			
		00	01	11	10	00	01	11	10
$x_1 x_0$	00	1 ⁰	- ⁴	0 ¹²	0 ⁸	- ¹⁶	0 ²⁰	0 ²⁸	0 ²⁴
	01	1 ¹	- ⁵	0 ¹³	0 ⁹	- ¹⁷	0 ²¹	0 ²⁹	0 ²⁵
11	0 ³	1 ⁷	1 ¹⁵	0 ¹¹	0 ¹⁹	0 ²³	- ³¹	0 ²⁷	
10	0 ²	1 ⁶	1 ¹⁴	0 ¹⁰	0 ¹⁸	0 ²²	- ³⁰	0 ²⁶	

Esaminiamo le possibili soluzioni ottimali (minimo n° letterali) in forma normale SP e PS

SP: $U = \bar{x}_4 \bar{x}_3 \bar{x}_1 + \bar{x}_4 x_2 x_1$ 6 letterali
3 NOT, 2 AND3, 1 OR2

PS: $U = \bar{x}_4 \cdot (\bar{x}_3 + x_1)(x_2 + \bar{x}_1)$ 5 letterali
3 NOT, 2 OR2, 1 AND3

L'analisi delle due soluzioni, equivalenti rispetto al criterio del minimo numero di porte, mostra che i "don't care" sono stati gestiti allo stesso modo

$$\{4, 5\} \rightarrow 1 \quad \{16, 17, 30, 31\} \rightarrow \emptyset$$

Tutti gli implicanti/implicati scelti risultano essenziali, tranne $(\bar{x}_3 + x_1)$ che però è il mintermo più conveniente per completare la copertura degli \emptyset di Y .

Analisi del T_{pd} delle reti proposte:

SP: $T_{pd} = (0,05 + 0,1) + (0,05 + 0,3) + (0,05 + 0,2) = 0,75 \text{ms}$


PS: $T_{pd} = (0,05 + 0,1) + (0,05 + 0,2) + (0,05 + 0,3) = 0,75 \text{ms}$

Quindi le reti sono equivalenti anche come ritardo. In una macchina a stati si avrebbe


$$f_{MAX} = \frac{1}{T_{pd} + T_{su} + T_{co}} = 645 \text{MHz}$$


Scheme logics

57



75






le linee "don't care" possono essere collegate a scelta a 0 o 1.

Si può osservare che una tri-state con ingresso collegato a 0/16 implementa con un solo zero:



Soluzione con porta OR (in questo caso conviene limitarsi strettamente alle linee corrispondenti agli 1)



3

Visti i valori proposti, si osserva che sono necessari $9b$ per rappresentare correttamente le parti intere (con segno) in tutte le rappresentazioni proposte e $3b$ per le parti frazionari, che sono esprimibili senza errore in multipli di $1/8$.

In totale servono quindi $12b$.

A: $+130,25$

MS: 010000010.010

C2: 010000010.010

C1: 010000010.010

T: 110000010.010

B: $-1,625$

MS: 110000001.101

C2: 111111110.011

C1: 111111110.010

T: 011111110.011

C: $-32,125$

MS: 1100100000.001

C2: 111011111.111

C1: 111011111.110

T: 011011111.111

4

Considero i due moduli da 8Mword

A: 8Mx3 0,60€ (costo per 8Mb: 0,20€)


B: 8Mx2 0,31€ (costo per 8Mb: 0,155€)

Considero le due soluzioni che massimizzano l'uso del modulo più economico B


4B+A : 1,84€ ← soluzione (senza spreco di bit) economicamente più vantaggiosa

6B : 1,86€

Montaggio per la costituzione del modulo A con 2 SRAM da 4Mx3




Montaggio finale



5) Uso D-FF con Clear esclusivo
 Codifico lo stato iniziale con tutte le variabili di stato ϕ .


Grafo (seq: 0011, 0110, 1010 NON interessate)



Voluto se nel grafo sono presenti stati equivalenti, tenendo conto dell'uscite (K non può essere equivalente a nessun altro) e degli stati futuri a peritè di ingresso.

Matrice delle implicazioni (pag. seguente): NON ci sono stati equivalenti

Architettura (non è richiesta la sintesi delle reti)



Valutiamo la presenza di stati equivalenti, con la tabella delle implicazioni

B	$\begin{matrix} D & B \\ E & C \end{matrix}$								
C	$\begin{matrix} F & B \\ G & C \end{matrix}$	$\begin{matrix} F & D \\ C & E \end{matrix}$							
D	$\begin{matrix} D & B \\ G & C \end{matrix}$	$\begin{matrix} D & D \\ G & E \end{matrix}$	$\begin{matrix} D & F \\ G & C \end{matrix}$						
E	$\begin{matrix} F & B \\ H & C \end{matrix}$	$\begin{matrix} F & D \\ H & E \end{matrix}$	$\begin{matrix} F & F \\ H & C \end{matrix}$	$\begin{matrix} F & D \\ H & G \end{matrix}$					
F	$\begin{matrix} D & B \\ J & C \end{matrix}$	$\begin{matrix} D & D \\ J & E \end{matrix}$	$\begin{matrix} D & F \\ J & C \end{matrix}$	$\begin{matrix} D & D \\ J & G \end{matrix}$	$\begin{matrix} D & F \\ J & H \end{matrix}$				
G	$\begin{matrix} F & B \\ K & C \end{matrix}$	$\begin{matrix} F & D \\ K & E \end{matrix}$	$\begin{matrix} F & F \\ K & C \end{matrix}$	$\begin{matrix} F & D \\ K & G \end{matrix}$	$\begin{matrix} F & F \\ K & H \end{matrix}$	$\begin{matrix} F & D \\ K & I \end{matrix}$			
H	$\begin{matrix} K & B \\ C & C \end{matrix}$	$\begin{matrix} K & D \\ C & E \end{matrix}$	$\begin{matrix} K & F \\ C & C \end{matrix}$	$\begin{matrix} K & D \\ C & G \end{matrix}$	$\begin{matrix} K & F \\ C & H \end{matrix}$	$\begin{matrix} K & D \\ C & I \end{matrix}$	$\begin{matrix} K & F \\ C & J \end{matrix}$		
J	$\begin{matrix} K & B \\ H & C \end{matrix}$	$\begin{matrix} K & D \\ H & E \end{matrix}$	$\begin{matrix} K & F \\ H & C \end{matrix}$	$\begin{matrix} K & D \\ H & G \end{matrix}$	$\begin{matrix} K & F \\ H & H \end{matrix}$	$\begin{matrix} K & D \\ H & J \end{matrix}$	$\begin{matrix} K & F \\ H & K \end{matrix}$	$\begin{matrix} K & K \\ H & C \end{matrix}$	
K	$\begin{matrix} \diagup & \diagdown \\ \diagdown & \diagup \end{matrix}$	$\begin{matrix} \diagup & \diagdown \\ \diagdown & \diagup \end{matrix}$	$\begin{matrix} \diagup & \diagdown \\ \diagdown & \diagup \end{matrix}$	$\begin{matrix} \diagup & \diagdown \\ \diagdown & \diagup \end{matrix}$	$\begin{matrix} \diagup & \diagdown \\ \diagdown & \diagup \end{matrix}$	$\begin{matrix} \diagup & \diagdown \\ \diagdown & \diagup \end{matrix}$	$\begin{matrix} \diagup & \diagdown \\ \diagdown & \diagup \end{matrix}$	$\begin{matrix} \diagup & \diagdown \\ \diagdown & \diagup \end{matrix}$	$\begin{matrix} \diagup & \diagdown \\ \diagdown & \diagup \end{matrix}$
	A	B	C	D	E	F	G	H	J

Si parte constatando che K (uscita 1) non può essere equivalente a nessun altro stato e poi si eliminano a catena stati che partono (per uguale ingresso) a stati NON equivalenti.

Quindi il grafo proposto NON può essere ulteriormente ridotto.

Codifica degli stati

Linea guida 1: predecessori di uno stesso stato a parità di ingressi \rightarrow adiacenti

Stato	$S^{-1}(0)$	$S^{-1}(1)$	$S^{+1}(0,1)$	Codifica proposta
A	-	-	B, C	0000 (root)
B	A, K	-	D, E	0110
C	-	A, C, H, K	F, G	0001
D	D, B	F	D, G	1110
E	-	B	F, H	0011
F	C, E, G	-	D, J	1001
G	-	D	F, K	0101
H	-	E, J	K, C	0010
J	-	F	K, H	1010
K	H, J	G	B, C	0100

Linea guida 2: stati successivi di uno stesso stato per ingressi adiacenti (qui c'è solo un ingresso!) \rightarrow adiacenti

Linea guida 3: stati con lo stesso uscite \rightarrow adiacenti
 Nel nostro caso questa linea guida non dà indicazioni, in quanto tutti gli stati (tranne K) hanno uscite \emptyset

6

Realizzare una subroutine per il microcontrollore AVR XMEGA256A3BU, che valuti il prodotto tra un intero senza segno contenuto in R16 e un numero intero, anch'esso senza segno, costituito da 3 byte e contenuto in memoria a partire (LSB) dalla locazione puntata da X. Il risultato deve essere sommato al numero di 4 byte contenuto in memoria a partire (LSB) dalla locazione puntata da Y.

```
/* La soluzione proposta esegue il prodotto in modo diretto tra R16 e il numero
di 3 byte puntato da X e lo somma al numero di 4 byte puntato da Y
*/
```

```
mb_mult:
  push R0
  push R1 //R1:R0 usati dalla MUL
  push R2 //azzerato per usare la ADC
  push R18
  push R19 //di appoggio per caricare il dato da moltiplicare
  push R20
  push R21
  push R22
  push R23 //di appoggio per il risultato della moltiplicazione
  clr R2
  ld R18,X+
  mul R16,R18
  mov R20,R0
  mov R21,R1 //in R21:R20 il prodotto di R16 col byte meno significativo
  ld R18,X+
  ld R19,X
  mul R16,R19
  mov R22,R0
  mov R23,R1 //in R23:R22 il prodotto di R16 col byte più significativo
  mul R16,R18
  add R21,R0
  adc R22,R1
  adc R23,R2 //prodotto completo in R23:R20
  sbiw XH:XL,2 //ripristina X
  ld R18,Y
  add R18,R20
  st Y+,R18
  ld R18,Y
  adc R18,R21
  st Y+,R18
  ld R18,Y
  adc R18,R22
  st Y+,R18
  ld R18,Y
  adc R18,R23
  st Y,R18
  sbiw YH:YL,3 //ripristina Y
  pop R23 //ripristina i registri salvati
  pop R22
  pop R21
  pop R20
  pop R19
  pop R18
  pop R2
  pop R1
  pop R0
  ret
```