

<b>SCHEDA N?D010</b>	<b>Data:</b> <u>10/05/2003</u>
<b>Nome</b> _____	<b>Valutazione:</b>
<b>Tempo disponibile:</b> 1 ora	<b>Durante la prova:</b> <b>NON è consentito uscire dall'aula, né consultare testi.</b>
<b>Durante la prova:</b>	

## ESERCIZIO N?1

6 punti

Si considerino le famiglie logiche  $A$  e  $B$ , i cui parametri elettrici sono riportati nella tabella seguente. Si vogliono collegare  $N = 10$  inverter della famiglia logica  $B$  in uscita ad un inverter della famiglia logica  $A$ . Determinare, se possibile, una configurazione circuitale che permetta tale connessione. Si assuma di avere a disposizione una batteria di valore  $V_{cc} = 5\text{ V}$  e una resistenza di valore opportuno.

$A$	$B$
$V_{OLmax} = 1.5\text{ V}$	$V_{IL} = 1\text{ V}$
$I_{OLmax} = 10\text{ mA}$	$I_{IL} = -0.2\text{ mA}$
$V_{OHmin} = 4\text{ V}$	$V_{IH} = 3.6\text{ V}$
$I_{OHmax} = -15\text{ mA}$	$I_{IH} = 0.25\text{ mA}$

## ESERCIZIO N?2

7 punti


Sintetizzare, a due livelli di logica, utilizzando il minor numero possibile di porte NAND, la rete combinatoria descritta dalla tabella di verità riportata di seguito. (Si suggerisce di sintetizzare, inizialmente, la rete come somma di prodotti e da essa ricavare la sintesi a porte NAND)

$x_3$	$x_2$	$x_1$	$x_0$	$U$
0	0	0	0	1
0	0	0	1	0
0	0	1	0	1
0	0	1	1	0
0	1	0	0	1
0	1	0	1	1
0	1	1	0	1
0	1	1	1	0
1	0	0	0	1
1	0	0	1	1
1	0	1	0	1
1	0	1	1	0
1	1	0	0	1
1	1	0	1	1
1	1	1	0	1
1	1	1	1	0

### ESERCIZIO 3

7 punti

Sintetizzare come macchina sequenziale sincronizzata di Moore, la rete descritta dalla seguente tabella di flusso.




$x_1 x_0$	0 0	0 1	1 1	1 0	$z_1$	$z_0$
$S_0$	$S_0$	$S_1$	$S_0$	$S_0$	0	0
$S_1$	$S_0$	$S_3$	$S_1$	$S_0$	1	1
$S_2$	$S_0$	$S_1$	$S_2$	$S_0$	0	0
$S_3$	$S_0$	$S_1$	$S_0$	$S_0$	1	0

### ESERCIZIO N°4

6 punti

Si supponga di avere a disposizione moduli di memoria RAM da 32K x 8. Disegnare un loro possibile assemblaggio che realizzi un modulo da 128K x 8.




## ESERCIZIO N°5

7 punti

Scrivere il sottoprogramma *sub\_es5* per il microcontrollore AT90S8515 che copia il contenuto del registro  $R_0$  nella locazione di memoria il cui indirizzo è contenuto nel registro  $X$  o nel registro  $Y$ , a seconda se il contenuto del registro  $R_1$  è zero, oppure è diverso da zero rispettivamente.

ES 1



Condizioni per l'interfacciamento:

- condizioni sulle tensioni

$$V_{OH_{min}}^{(A)} > V_{IH}^{(B)} \quad \text{OK}$$

4V > 3.6V

$$V_{OL_{max}}^{(A)} < V_{IL}^{(B)} \quad \text{NO}$$

1.5V < 1V

⇒ prova ad inserire una resistenza di pull-down.


Dimensionamento di R<sub>PD</sub>:

$$R_{PD} \cdot N |I_{IL}^{(B)}| < V_{IL}^{(B)} ; R_{PD} < \frac{V_{IL}^{(B)}}{N \cdot |I_{IL}^{(B)}|} = 500 \Omega$$

$$|I_{OH_{max}}^{(A)}| > N \cdot I_{IH}^{(B)} + \frac{V_{OH_{min}}^{(A)}}{R_{PD}} ; R_{PD} > \frac{V_{OH_{min}}^{(A)}}{|I_{OH_{max}}^{(A)}| - N \cdot I_{IH}^{(B)}} = 320 \Omega$$

Si può scegliere per R<sub>PD</sub> il valore di 390 Ω. □

ES 1



Condizioni per l'interfaciamento:

- condizioni sulle tensioni

$$\begin{matrix} (A) \\ V_{OH_{min}} \\ \parallel \\ 4V \end{matrix} > \begin{matrix} (B) \\ V_{IH} \\ \parallel \\ 3.6V \end{matrix} \quad \text{OK}$$

$$\begin{matrix} (A) \\ V_{OL_{max}} \\ \parallel \\ 1.5V \end{matrix} < \begin{matrix} (B) \\ V_{IL} \\ \parallel \\ 1V \end{matrix} \quad \text{NO}$$

⇒ prova ad inserire una resistenza di pull-down.

Dimensionamento di  $R_{PD}$ :

$$- R_{PD} \cdot N |I_{IL}^{(B)}| < V_{IL}^{(B)} ; \quad R_{PD} < \frac{V_{IL}^{(B)}}{N \cdot |I_{IL}^{(B)}|} = 500 \Omega$$

$$- |I_{OH_{max}}^{(A)}| > N \cdot I_{IH}^{(B)} + \frac{V_{OH_{min}}^{(A)}}{R_{PD}} ; \quad R_{PD} > \frac{V_{OH_{min}}^{(A)}}{|I_{OH_{max}}^{(A)}| - N I_{IH}^{(B)}} = 320 \Omega$$

Si può scegliere per  $R_{PD}$  il valore di  $390 \Omega$  □


	$x_3$	$x_2$			
$x_1$	$x_0$	00	01	11	10
00	00	1	1	1	1
01	01	0	1	1	1
11	11	0	0	0	0
10	10	1	1	1	1

U

Sintesi SP

$$U = \bar{x}_0 + x_2 \bar{x}_1 + x_3 \bar{x}_1 =$$

$$= x_0 \cdot \overline{x_2 \cdot \bar{x}_1} + x_3 \cdot \bar{x}_1$$



Es. 3

Codifica degli stati  
variabili di stato

stato	$s_1$	$s_0$
$S_0$	0	0
$S_1$	0	1
$S_2$	1	1
$S_3$	1	0

	$x_1$							
$s_1$	$s_0$	$x_0$	00	01	11	10	$z_1$	$z_0$
00	00	00	01	00	00	0	0	
01	00	10	01	00	00	1	1	
11	00	01	11	00	00	0	0	
10	00	01	00	00	00	1	0	

Tabella delle transizioni

	$x_1$				
$s_1$	$s_0$	00	01	11	10
00	00	0	0	0	0
01	01	0	1	0	0
11	11	0	0	1	0
10	10	0	0	0	0

$$s_1' = \bar{x}_1 \cdot \bar{x}_0 \cdot \bar{s}_1 \cdot s_0 + x_1 \cdot x_0 \cdot s_1 \cdot s_0$$

(iii)

$x_1 \backslash x_0$	00	01	11	10
$\Delta_1 \backslash \Delta_0$	00	01	11	10
00	0	1	0	0
01	0	0	1	0
11	0	1	1	0
10	0	1	0	0


$$\Delta_0^1 = \bar{x}_1 \cdot x_0 \cdot \bar{\Delta}_0 + x_1 x_0 \Delta_0 + \bar{x}_1 \cdot x_0 \Delta_1$$

RC1


$$Z_1 = \bar{\Delta}_1 \cdot \Delta_0 + \Delta_1 \cdot \bar{\Delta}_0$$

$$Z_0 = \bar{\Delta}_1 \cdot \Delta_0$$

RC2



Es. 4



Demux in logica megata (le usate non attive sono a 1)

R/W

sub\_es5:

```

TST R1
BREQ zero
ST Y, R0
RJMP RJMP fine
zero: ST X, R0
fine: RET

```

