

SCHEDA D09_06

Data: 1 Luglio 2009

Cognome

Nome


Matricola

ESERCIZIO N°1

7 punti (4)


Determinare la funzione logica della seguente rete CMOS e individuare la configurazione degli ingressi per cui è massima la corrente erogata dall'uscita, posta in cortocircuito verso massa. Valutare quindi tale corrente.

$$V_{CC} = 5 \text{ V}; V_{Th} = -V_{Tp} = 1 \text{ V}; k_n = -k_p = 3 \text{ mA/V}^2.$$

**ESERCIZIO N°2**

6 punti (4)

Realizzare in forma PS ottima la seguente rete combinatoria a 5 ingressi.

**ESERCIZIO N°3**

7 punti (3)

Disegnare lo schema logico di un sequenziatore con contatore sincrono (dotato della possibilità di caricamento parallelo) che implementi microcodice specificato nel seguito. Si usi una ROM delle minime dimensioni possibili.

- A: IF M THEN B ELSE H; OP = 00
- B: IF L THEN D ELSE A; OP = 11
- C: IF J THEN H ELSE E; OP = 01
- D: IF K THEN G ELSE B; OP = 10
- E: IF L THEN C ELSE F; OP = 11
- F: IF K THEN E ELSE G; OP = 10
- G: IF J THEN F ELSE C; OP = 01
- H: IF M THEN A ELSE D; OP = 00

ESERCIZIO N°4

5 punti (3)

Codificare (facendo eventualmente ricorso al data sheet) in valore binario ed esadecimale l'insieme delle due seguenti istruzioni assembly del microcontrollore AT90S8515:

ANDI R20, 0xAB
SBIW XL, 60

ESERCIZIO N°5

8 punti (5)

Una SRAM da 64k x 8 è collegata esternamente alle porte di un microcontrollore AT90S8515. In particolare, il bus degli indirizzi è collegato alle porte A (parte più significativa) e B (parte meno significativa), il bus dei dati alla porta C e i segnali di controllo R/W e CE rispettivamente ai pin D0 e D1 della porta D. Scrivere la parte di inizializzazione del firmware che predisponga lo stack per il corretto funzionamento, e configuri le porte A, B e C in uscita con valore nullo, e i pin D0 e D1 in uscita con valore 1 (non attivo). Scrivere quindi un sottoprogramma in grado di scrivere nella memoria, all'indirizzo contenuto nel puntatore X, il valore presente nel registro R16. Il sottoprogramma non deve alterare gli altri registri e deve lasciare l'interfaccia verso la memoria nello stato iniziale.

① Si tratta di una porta AOI CROS


$$U = \overline{AB+CD}$$

la corrente è massima quando tutti i MOS, che collegano l'uscita all'elimentazione, sono attivi.
Quindi

$$A = \emptyset \quad B = \emptyset \quad C = \emptyset \quad D = \emptyset$$

Per volutare la corrente, si può considerare che due MOS in parallelo, con le stesse tensioni V_{GS} e V_{GD} e la stessa soglia, si comportino come un unico MOS il cui K è la somma dei singoli K .

Il circuito da studiare è:



Si può dire subito che M2 è saturo ($V_{GD} = \emptyset$) e M1 è triodo (se fosse saturo, dovrebbe essere $V_{GS1} = V_{GS2}$ in seguito all'uguaglianza delle correnti, ma ciò non è possibile)

$$\begin{cases} I_{DS} = \frac{K_P'}{2} (V_x - V_{DD}) (-V_{DD} - V_x - 2V_{TP}) \\ I_{DS} = \frac{K_P'}{2} (-V_x - V_{TP})^2 \end{cases}$$

Da cui, ponendo $V_x = x$

$$-(x-5)(x+3) = (x-1)^2$$

$$-x^2 + 2x + 15 = x^2 - 2x + 1; \quad x^2 - 2x - 7 = 0$$

$$x = 1 + \sqrt{8}; \quad \text{sol. neg. non accettabile}$$

$$V_x = 3,828 \text{ V}$$

$$I_U = -I_{DS} = 24 \text{ mA}$$

② Per ricevere la funzione da ottimizzare, esprimo U in forma di espressione Boolese

$$U = D \cdot (A \cdot C) \cdot (B \cdot C) \cdot [E + BC + (A+B)] = \\ = ABCD \cdot (A + B + E) = ABCD$$

Le semplificazioni ottenute apprezzando le comuni proprietà dell'algebra di Boole hanno portato a una espressione costituita da un solo impilato, che quindi è una forma PS ottima nel senso del numero di letterali.

④ Dal data sheet

ANDI R20,0xAB

R20 : (1)0100

0 1 1 1	1 0 1 0	0 1 0 0	1 0 1 1	(bin)
7	A	4	B	(hex)

SB1W XL,60

60 : 111100

1 0 0 1	0 1 1 1	1 1 0 1	^{old} 1 1 0 0
9	7	D	C

dd

24 : 00

26 (XL) : 01 ←

28 (YL) : 10

30 (ZL) : 11

(3)

Osservazioni

1: esiste una sequenza ciclica completa (verso)

A ; B ; D ; G ; F ; E ; C ; H ; A ...

2: a flag uguale corrisponde op uguale
quindi codifica


M : 00

L : 11

J : 01

K : 10

Codifica gli stati della sequenza con valori consecutivi



Si potrebbe risparmiare una ulteriore colonna osservando che

$$d_0 = \bar{q}_0$$

e usando quindi un invertitore in sua vece.

(5)

Inizializzazione

```
LDI R16, low (RAMEND) ; inizializza SP
OUT SPL, R16
LDI R16, high (RAMEND)
OUT SPH, R16

SER R16
OUT DDRA, R16 ; predisponde le porte in uscita
OUT DDRB, R16
OUT DDRC, R16
SBI DDRD, 0
SBI DDRD, 1

CLR R16
OUT PORTA, R16 ; mette in uscita i valori richiesti
OUT PORTB, R16
OUT PORTC, R16
SBI PORTD, 0
SBI PORTD, 1

:
```

Sottoprogrammi di scrittura

```
write: OUT PORTA, XH ; mette in uscita l'indirizzo
       OUT PORTB, XL
       OUT PORTC, R16 ; mette in uscita dato

       CBI PORTD, 0 ; mette in scrittura
       CBI PORTD, 1 ; accende
       SBI PORTD, 1 ; disattiva memoria
       SBI PORTD, 0 ; rimette in lettura

       RET
```