

Cognome


Nome

Matricola

**ESERCIZIO N°1**


7 punti (4)

Determinare la tabella di verità del seguente circuito logico CMOS facendo ricorso ai valori 0, 1, Z e X, con l'usuale significato. Valutare quindi per ogni caso in cui l'uscita è indeterminata (X) il valore della corrente assorbita dall'alimentazione. ( $V_{DD} = 3 \text{ V}$ ;  $V_{Th} = |V_{Tp}| = 0.6 \text{ V}$ ;  $k_n = -k_p = 4 \text{ mA/V}^2$ ).

**ESERCIZIO N°2**

6 punti (4)

Determinare tipologia architetturale e ricavare il grafo di flusso della seguente macchina sincrona.

**ESERCIZIO N°3**

6 punti (4)

Realizzare un registro a 8 bit con 2 segnali di controllo in grado di eseguire le seguenti operazioni:  
0) caricamento parallelo 1) shift sinistro 2) shift destro aritmetico 3) rotazione sinistra.

**ESERCIZIO N°4**

6 punti (4)

Assemblare chip di memoria da 256k X 3 e 128k x 6 in modo da ottenere un modulo da 256k x 9. Qual è il numero di chip richiesto? Quanti assemblaggi diversi (a minimo numero di chip) sono possibili?

**ESERCIZIO N°5**

8 punti (4)

Scrivere un sottoprogramma per un microcontrollore Atmel della famiglia AVR che determina la somma dei moduli dei valori interi relativi contenuti nelle 64 locazioni consecutive di memoria a partire da quella puntata da X e la lascia in X.

1

Analizzo le due parti della rete

A	B	C	m	p	U	
0	0	0	off	on	1	
0	0	1	off	off	z	
0	1	0	off	on	1	
0	1	1	on	off	0	
1	0	0	on	on	x } 2 MOS in serie sia n sia p	
1	0	1	on	on	x }	
1	1	0	on	on	x 3 MOS in serie sia n sia p	
1	1	1	on	off	0	

Nei casi 4 e 5 abbiamo  $K_{eq} = K/2$  nel 6  $K_{eq} = K/3$   
In tutti i casi la situazione è comunque SIMMETRICA.  
Quindi

$$V_U = V_{DD}/2 = 1,5V$$

I MOSFET sono tutti in zona TRIODO  
Voluto la corrente (uso la parte n)

$$I_{DD} = \frac{K_{eq}}{2} \cdot \frac{V_{DD}}{2} \cdot \left( V_{DD} + \frac{V_{DD}}{2} - 2V_T \right) = \begin{cases} 4,95mA & (4,5) \\ 3,3mA & (6) \end{cases}$$

(2)

le meccaniche è di Moore (l'uscita dipende solo dello stato, coincidendo con l'uscita dei registratori di stato)

Ricavo il grafo


Tabelle di eccitazione  
(e di flusso)

$$\begin{aligned} T_0 &= IN \\ T_1 &= U_o + \overline{IN} = IN \cdot \overline{U_o} \end{aligned}$$


(comincia down con  $IN = E$ )

	$U_1$	$U_o$	IN	$T_1$	$T_0$	$U_1^+$	$U_o^+$	
A	{ 0 0	0 1	0 0	0 0 1 1	0 0 1 1	0 0 1 1	(A) (D)	
B	{ 0 0	1 1	0 0	0 0 0 1	0 0 0 1	0 1 0 0	(B) (A)	
C	{ 1 1	0 0	0 0	0 0 1 1	0 0 1 1	1 0 0 1	(C) (B)	
D	{ 1 1	1 1	0 0	0 1 0 1	1 1 1 0	1 1 1 0	(D) (C)	

Grafo



3



## Registro UNIVERSALE

- 0. carica
- 1 LSL
- 2 ASR
- 3 ROL

(4)

Con le memorie disponibili sono "sufficientemente" possibili 2 ASSEMBLAGGI da 3 CHIP; 3 è sicuramente il numero minimo, infatti

$$C_0 = 256K \times 3 = 128K \times 6 = 1068 \text{ Kb} \quad (\text{capacità dei chip})$$


$$C_m = 256K \times 9 = 3C_m \quad (\text{capacità del modulo})$$

I montaggi schematicamente possono essere

(1)




(2)



oppure

Il montaggio (1) è preferibile, perché non richiede logica aggiuntiva



\* Funzionalmente la memoria rimane equivalente permutando le linee di indirizzo e dei dati; per un totale di

$$n_A! \cdot n_D! \quad \text{combinazioni}$$

(5)

mod-sum:

```
PUSH R16  
PUSH R17  
PUSH R18  
PUSH R19  
LDI R16, #4 ; contatore  
CLR R18  
CLR R19
```

e1: LD R17, X+  
TST R17  
BRPL oltre  
NEG R17 ; esegue il valore assoluto dei negativi  
oltre: ADD R18, R17  
BRCC e2  
INC R19 ; tiene conto del carry  
e2 : DEC R16  
BRNE e1  
  
MOV XL, R18  
MOV XH, R19 ; salva risultato in X  
  
POP R19  
POP R18  
POP R17  
POP R16  
RET