

SCHEDA D15_06		Data: 02 Luglio 2015
Cognome	Nome	Matricola

ESERCIZIO N°1

7 punti (3)

Realizzare in tecnologia CMOS una rete logica che esegue la funzione $Y = \overline{A} + \overline{B}\overline{C} + \overline{C}\overline{D}$.
 Nella rete realizzata modificare tutti gli NMOS in PMOS e viceversa e inoltre scambiare reciprocamente V_{DD} e la massa. Determinare la funzione della nuova rete ottenuta.

ESERCIZIO N°2

6 punti (4)

Determinare il numero e l'ordine degli implicant necessari per realizzare in forma SP ottima una funzione combinatoria a 5 ingressi e 1 uscita in grado di segnalare con il valore 1 in uscita il fatto che il numero di ingressi a 1 è maggiore o uguale di quello degli ingressi a 0.

ESERCIZIO N°3


6 punti (4)

Sintetizzare una rete sequenziale sincronizzata con un ingresso e una uscita, secondo il modello di Moore, in grado di riconoscere le sequenza (non interallacciata) 110 o 001. Ogni volta che una delle due sequenze viene riconosciuta, e solo allora, la rete pone in uscita (per un solo ciclo di clock) il valore vero.

ESERCIZIO N°4

6 punti (3)

Nel seguente invertitore determinare V_U quando $V_{IN} = V_{DD}$. Si sa che $V_{DD} = 5\text{ V}$; $V_{Tn} = -V_{Tp} = 1\text{ V}$; $K_n = 4\text{ mA/V}^2$; $K_p = -0.8\text{ mA/V}^2$.




ESERCIZIO N°5

8 punti (4)

Scrivere un programma per il microcontrollore XMEGA256A3BU che ponga in uscita al pin B7 un valore logico 1 se e solo se il numero dei pulsanti (collegati tra i rimanenti pin della porta B e massa) premuti è superiore a quello dei pulsanti non premuti. È data una subroutine "configure" che inizializza correttamente la porta B e la rende accessibile tramite la porta virtuale 0.


①

Rete



Trasforma nella rete "complementare"

(and e or si scambiano)




$$Y^1 = \bar{A} \cdot (\bar{C} + \bar{D} \bar{B})$$

② Si tratta di tutti gli implicanti costituiti da 3 variabili affermate, quindi l'ordine è $5-3=2$ (4 mintermini)

$$\text{Il numero è } \binom{5}{3} = \frac{5!}{3!2!} = 10$$

3


Gruppo (trascuro lo stato di acc.)



Codifica

A	000
B	001
C	010
D	011
E	101

Architettura (Moore)



Sintesi RC2:

$$U = \overline{q_2 + q_1 + q_0} \quad (\text{NOR})$$

Sintesi RC1

	IN q2	00	01	11	10
q1 q0	00	001	-	-	010
	01	011	000	101	010
	11	011	-	-	000
	10	001	-	-	101

0	-	-	0
0	0	1	0
0	0	-	0
0	0	-	1

$$q_2^+ = IN q_2 + IN q_1 \bar{q}_0$$

0	-	-	1
1	0	0	1
1	-	-	0
0	-	-	0

$$q_1^+ = \bar{IN} \bar{q}_2 q_0 + IN \bar{q}_2 \bar{q}_1$$

1	-	-	0
1	0	1	0
1	-	-	0
1	-	-	1

$$q_0^+ = \bar{IN} \bar{q}_2 + IN q_2 + q_1 \bar{q}_0$$

- ④ hp: pMOS saturo, nMOS triodo
(mi aspetto $V_U < -V_{TP} = 1V$)

Equilibranza delle correnti

$$-\frac{K_p}{2} (-V_{DD} - V_{TP})^2 = \frac{K_n}{2} V_U (V_{DD} + V_{DD} - V_U - 2V_{TN})$$

$$6,4 = 2x(8-x) ; \quad x^2 - 8x + 3,2 = 0$$

$V_U = 7,58V$ non accettabile (è mezz. di V_{DD} !)

$V_U = 0,422V$ conferma l'ipotesi (è minore di $1V$)

⑤

```

main : RCALL configure
      CLR R0
      SER R1
loop  : IN R16, VPORT0_IN           // carica il dato
      CLR R17
      LDI R18, 7
      R1 : LSR R16
      ADC R17, R0                  // es. porte è tale che tanto prem → 1
      DEC R18                       // in R17 i pulsanti premuti
      BRNE R1                       //
      CPI R17, 4
      BRCC accendi
      OUT VPORT0_OUT, R1           // es. porte è invertita!
      RJMP loop

accendi : OUT VPORT0_OUT, R0
         RJMP loop

```