

ESERCIZIO N°1

8 punti (4)

Scrivere un sottoprogramma per il microcontrollore XMEGA256A3BU che valuta quante volte il valore 0x33 è contenuto nello spazio di memoria compreso tra gli indirizzi 0x2000 e 0x2ABC, inclusi gli estremi. Il risultato viene lasciato nella coppia di registri [R25:R24].

ESERCIZIO N°2

6 punti (3)

Simulare il comportamento di un microcontrollore XMEGA256A3BU per le seguenti istruzioni assembly, determinando il valore degli eventuali registri modificati. Il valore di tutti i registri all'inizio del codice è pari a 0x33, mentre SP ha il valore di accensione.

```
mul R20, R21
push R0
asr R1
pop R16
ser R0
lsl R16
```

ESERCIZIO N°3

6 punti (4)

Sintetizzare una rete combinatoria a 4 ingressi X_3, X_2, X_1 e X_0 e 1 uscita che evidenzia quando gli ingressi costituiscono una cifra BCD valida.

ESERCIZIO N°4


7 punti (4)

Sintetizzare una rete sequenziale sincronizzata con un ingresso e una uscita, secondo il modello di Moore, in grado di riconoscere una qualsiasi tra le sequenze (mai interallacciate) 010, 101, 000. Ogni volta che si ha un riconoscimento, e solo allora, la rete pone in uscita (per un solo ciclo di clock) il valore vero.

ESERCIZIO N°5

6 punti (3)

Nel seguente invertitore determinare V_U quando $V_{IN} = 0$. Si sa che $V_{DD} = 5\text{ V}$; $V_{Tn} = -V_{Tp} = 1\text{ V}$; $K_n = 4\text{ mA/V}^2$; $K_p = 8\text{ mA/V}^2$.



①

```
brave: PUSH R16  
        PUSH XL  
        PUSH XH  
        LDI XL, low (0x2000)  
        LDI XH, high (0x2000)  
        CLR R24  
        CLR R25
```

```
loop: LD R16, X+  
      CPI R16, 0x33  
      BRNE oltre  
      ADIW R25:R24, 1  
oltre: CPI XH, high (0x2ABD) // compare estremi  
      BRNE loop  
      CPI XL, low (0x2ABD)  
      BRNE loop  
  
      POP XH  
      POP XL  
      POP R16  
      RET
```

②

Valore iniziale di SP : $0x5FFF$
è l'ultimo indirizzo valido della memoria da 16KB.
L'indirizzo iniziale è $0x2000$

mul R20, R21 // risultato in R1:R0

// R1 = $0x0A$ R0 = $0x29$

push R0 // il valore $0x29$ è messo nello stack

asr R1 // R1 = $0x05$ (divide per 2)

pop R16 // R16 = $0x29$ (prelevato dallo stack)


set R0 // R0 = $0xFF$

lsr R16 // R16 = $0x14$ (divide per 2 unsigned)

3

$x_3 x_2$	$x_1 x_0$ 00	01	11	10
00	1 ⁰	1 ⁴	0 ¹²	1 ⁸
01	1 ¹	1 ⁵	0 ¹³	1 ⁹
11	1 ³	1 ⁷	0 ¹⁵	0 ¹¹
10	1 ²	1 ⁶	0 ¹⁴	0 ¹⁰

Sintesi SP: $\bar{x}_3 + \bar{x}_2 \bar{x}_1 = U$




eq. De Morgan

4


Seq N.I. 010
000
101

MOORE



Stati	Codice
A	000
B	001
C	010
D	011
E	100
F	101
G	111

Architettura



rete per l'uscita (ricorsiva G)

rete per lo stato futuro

d_2

q_2, IN	00	01	11	10
00	0	0	0	1
01	0	1	1	0
11	1	1	0	0
10	1	0	-	-

q_2, IN	00	01	11	10
00	001	010	010	111
01	011	100	111	011
11	111	100	010	001
10	101	010	-	-

d_1

q_2, IN	00	01	11	10
00	0	1	1	1
01	1	0	1	1
11	1	0	1	0
10	0	1	-	-

d_0

q_2, IN	00	01	11	10
00	1	0	0	1
01	1	0	1	1
11	1	0	0	1
10	1	0	-	-

$$d_0 = \bar{IN} + q_2 \bar{q}_1 q_0$$

$$d_1 = \bar{IN} \bar{q}_2 q_0 + IN \bar{q}_0 + IN q_2 + q_2 \bar{q}_1$$

$$d_2 = IN \bar{q}_1 q_0 + \bar{q}_2 q_1 q_0 + \bar{IN} q_1 \bar{q}_0 + \bar{IN} q_2 \bar{q}_0$$

5

Essendo i $|K|$ non troppo distanti, ipotizzo che entrambi i MOS siano in zona triodo.

L'ipotesi sarà verificata se si otterrà $-V_{TP} \leq V_U \leq V_{DD} - V_{TN}$
cioè $1 \leq V_U \leq 4V$

Impongo l'uguaglianza delle correnti al nodo di uscita

$$-\frac{K_P}{2} (V_U - V_{DD}) (-V_{DD} - V_U - 2V_{TP}) = \frac{K_M}{2} V_U (V_{DD} + V_{DD} - V_U - 2V_{TN})$$

numericamente

$$4(x-5)(-3-x) = 2x(8-x)$$

$$60 - 4x^2 + 8x = 16x - 2x^2$$

$$x^2 + 4x - 30 = 0$$

$$x = -2 \pm \sqrt{34} = 3,831 ; -7,831 \text{ non accettabile}$$

Si ha quindi $V_U = 3,831V$ e soddisfa le condizioni per la validità delle ipotesi.