

SCHEDA D19_08

Data: 18 Settembre 2019

Cognome

Nome

Matricola

Il testo deve essere consegnato insieme allo svolgimento

ESERCIZIO N°1

8 punti

Scrivere un sottoprogramma per il microcontrollore XMEGA256A3BU che valuta la parte intera (inferiore) di $\log_2(|x|+1)$, dove x è il valore in C2 contenuto nella cella puntata da X. Il risultato deve essere lasciato in R16.

ESERCIZIO N°2

7 punti

Disegnare lo schema logico in forma normale SP ottima (secondo il numero di letterali) di una rete combinatoria a 5 ingressi (le cifre binarie di un numero) in grado di evidenziare ponendo 1 in uscita i multipli di almeno uno tra 2, 3, 5, 7, 11.

ESERCIZIO N°3

6 punti

Realizzare una macchina sequenziale sincrona secondo il modello di Moore con 2 ingressi (un numero binario su 2 bit) e 1 uscita che viene posta a 1 (dopo il clock) nel caso in cui la somma di due ingressi consecutivi vale 4.

IN 0233223321200120133313332222113310000

OUT (dopo t_{co}) 000001000000000010011000111001010000

ESERCIZIO N°4


5 punti

Assemblare un modulo di SRAM da 16 G x 15 avendo a disposizione 3 chip da 8 G x 5 e 6 chip da 4 G x 5.

ESERCIZIO N°5

7 punti

Progettare e realizzare con porte CMOS la rete combinatoria A dello schema seguente, in modo da garantire il funzionamento complessivo del circuito come buffer tri-state invertente (E rappresenta l'abilitazione, D il dato). Determinare quindi il valore della corrente di uscita nel caso in cui il buffer sia abilitato con uscita alta e sia presente un carico verso massa da $1\text{ k}\Omega$. Si ha $V_{DD} = 5\text{ V}$, $V_{Th} = 1\text{ V}$, $k_n = 2,4\text{ mA/V}^2$, $V_{Tp} = -1\text{ V}$, $k_p = -2,4\text{ mA/V}^2$.



(1)

function: PUSH R17

```

LD R17, X           // carica il dato
SBRC R17, 7          // se positivo è OK
NEG R17              // fa il modulo; -128 va in 1281
INC R17              // somma 1, senza carry2
LDI R16, -1

```

```

loop: INC R16
      LSR R17           // divide  $(|x|+1)$  per 2
      BRNE loop          // ripete fino all'azzeramento

```

```

POP R17
RET

```

¹ Il risultato di $|x|$ si può interpretare come intero assoluto
il range è 0..128

² Al massimo $(|x|+1)$ vale 129

Risultati stesi:

| x | $\lfloor \log_2(x +1) \rfloor$ |
|----|---------------------------------|
| 0 | 0 |
| 1 | 1 |
| 2 | 1 |
| 3 | 2 |
| 4 | 2 |
| ⋮ | ⋮ |
| 7 | 3 |
| ⋮ | ⋮ |
| 15 | 4 |
| ⋮ | ⋮ |
| 31 | 5 |

e così via

- 2) Si può scrivere la mappa partendo dal valore associato a ogni casella
(1: multipli di 2, 3, 5, 7, 11)


| | | $X_3 X_2$ | | | | |
|-----------|----|-----------|----|----|----|---|
| | | 00 | 01 | 11 | 10 | |
| $X_1 X_0$ | | 00 | 0 | 4 | 12 | 8 |
| 00 | 1 | 1 | 1 | 1 | 1 | |
| 01 | 1 | 5 | 13 | 9 | | |
| 11 | 1 | 16 | 15 | 11 | | |
| 10 | 12 | 17 | 14 | 10 | | |

| | | $X_3 X_2$ | | | | |
|-----------|----|-----------|----|----|----|----|
| | | 00 | 01 | 11 | 10 | |
| $X_1 X_0$ | | 00 | 16 | 20 | 28 | 24 |
| 00 | 1 | 1 | 1 | 1 | 1 | |
| 01 | 0 | 1 | 1 | 0 | 1 | |
| 11 | 0 | 0 | 0 | 0 | 1 | |
| 10 | 18 | 17 | 14 | 10 | 26 | |

$$X_4 = 0$$

$$X_4 = 1$$


Riscrivo le mapppe per la sintesi (* minitermino che rende l'implicante ESSENZIALE)



Servono 8 letterdi

$$U = \bar{X}_0 + X_3 \bar{X}_2 + \bar{X}_4 X_1 + \bar{X}_3 X_2 \bar{X}_1$$

Schemi logici




(3)

La macchina richiesta richiede di rilevare una proprietà di compioni successivi (nel tempo) - Si può affrontare con l'uso di uno shift (che rende contemporanei i campioni) e una rete combinatoria


registri (clock implicito)

$(A+P=4)$



| | | attuale | | | | |
|-----------|------|---------|----|----|----|----|
| | | q1q0 | 00 | 01 | 11 | 10 |
| precedute | p1p0 | 00 | 0 | 0 | 0 | 0 |
| | | 01 | 0 | 0 | 1 | 0 |
| precedute | p1p0 | 11 | 0 | 1 | 0 | 0 |
| | | 10 | 0 | 0 | 0 | 1 |

Schemi di RC in forma SP



Note: lo stesso problema potrebbe essere risolto con un grafo a 7 nodi





Tabelle delle transizioni

| SP | 0 | 1 | 2 | 3 | U |
|----|---|----|----|---|---|
| A | A | B | C | D | 0 |
| B | A | B | C | D | 0 |
| C | A | B | C' | D | 0 |
| D | A | B' | C | D | 0 |
| B' | A | B | C | D | 1 |
| C' | A | B | C' | D | 1 |
| D' | A | B' | C | D | 1 |


(4)




Do 3 chip $4G \times 5$ o $4G \times 15$: simile al precedente ma con un filo di indirizzo in meno (A31..0)

Avevamo 6 chip otteniamo 2 moduli da $4G \times 15$

Do 2 moduli $4G \times 15$ o $8G \times 15$



Do 2 moduli $8G \times 15$ o $16G \times 15$



In sintesi, con A e B i due tipi di chip

| | | |
|-------|---|---|
| A | A | A |
| B ; B | | B |
| B ! B | | B |

4G

56

(5)



Tabelle di verità

| E | D | N | P |
|---|---|---|---|
| 0 | 0 | 0 | 1 |
| 1 | 0 | 0 | 1 |
| 1 | 0 | 0 | 0 |
| 1 | 1 | 1 | 1 |

$$P = \overline{E + D} = \overline{\overline{E} \cdot \overline{D}} \quad \text{NAND}$$

$$N = E \bar{D} = \overline{\overline{E} + \overline{D}} \quad \text{NOR}$$

Circuiti CMOS



Corrente con uscita alto -


hp: zone triodo ($V_{GD} < V_{TP}$ da verificare)

$$I_u = -\frac{k_p}{2} (R I_u - V_{DD}) (-V_{DD} - R I_u - 2V_{TP})$$

$$x = 1,2(x-5)(-5-x+2) = -1,2x^2 + 2,4x + 18$$

$$1,2x^2 - 1,4x - 18 = 0$$

$$x = \frac{0,7 \pm \sqrt{0,49 + 21,6}}{1,2} = \frac{0,7 \pm 4,7}{1,2} \quad \begin{cases} 4,5 \text{ mA} \\ < 0 \text{ non ecc.} \end{cases}$$



$$I_u = 4,5 \text{ mA}$$

$$V_{GD} = -R I_u = -4,5V < V_{TP} \quad \text{verifica OK}$$