

Il testo va riconsegnato

ESERCIZIO N°1

8 punti

Realizzare un sottoprogramma per il microcontrollore XMEGA256A3BU che ponga in due locazioni di memoria consecutive la differenza (valutata in C2 su 16 bit) tra le somme di gruppi di 8 valori senza segno da 1 byte contenuti in locazioni consecutive della memoria. Il byte meno significativo del risultato deve essere posto all'indirizzo puntato da Z. I byte di indirizzo meno significativo di ciascun gruppo da 8 sono puntati rispettivamente da X e da Y.

ESERCIZIO N°2

6 punti

Realizzare una macchina sequenziale sincrona secondo il modello di Mealy sincronizzato, con 1 ingresso e 1 uscita che viene posta a 1 (dopo il clock) ogni volta che un ingresso è pari alla somma dei 3 ingressi precedenti (modulo 2). Si trascuri il transitorio iniziale dei primi 3 ingressi.

ESERCIZIO N°3

5 punti

Realizzare in forma NAND-NAND ottima una rete combinatoria non completamente specificata a 4 ingressi, X_3 , X_2 , X_1 e X_0 , e 1 uscita Y , i cui maxtermini siano {1, 3, 4, 6, 9, 12, 14} e l'insieme dei don't care sia {2, 5, 7}. Indicare gli implicantanti essenziali.

ESERCIZIO N°4

7 punti

Sintetizzare un sequenziatore, indicando diagramma di flusso e contenuto della ROM, che fornisca alla parte operativa un numero di 3 bit, secondo la seguente legge:

- 1) se il valore corrente dell'uscita è multiplo di 3 (compreso lo 0) e il flag F è vero, il nuovo valore dell'uscita deve essere uguale al valore attuale incrementato di 3 (modulo 8); se F è falso l'uscita deve essere posta a 1;
- 2) se il valore corrente dell'uscita non è multiplo di 3 e il flag G è vero, il nuovo valore dell'uscita deve essere uguale a 3; se G è falso l'uscita deve essere decrementata di 3 (modulo 8).

La macchina, la cui uscita iniziale è nulla, deve avere un numero di stati tale da poter sempre soddisfare i requisiti indicati. Individuare i valori (eventuali) che non si presentano mai in uscita.

ESERCIZIO N°5

7 punti

Determinare la potenza dissipata e la tensione di uscita V_U di un invertitore CMOS a vuoto, alimentato con $V_{DD} = 3,3$ V, con tensione di ingresso $V_{IN} = 2,1$ V ($V_{Tn} = |V_{Tp}| = 0,5$ V; $k_n = |k_p| = 8$ mA/V²).

/Realizzare un sottoprogramma per il microcontrollore XMEGA256A3BU che ponga in due locazioni di memoria consecutive la differenza (valutata in C2 su 16 bit) tra le somme di gruppi di 8 valori senza segno da 1 byte contenuti in locazioni consecutive della memoria. Il byte meno significativo del risultato deve essere posto all'indirizzo puntato da Z. I byte di indirizzo meno significativo di ciascun gruppo da 8 sono puntati rispettivamente da X e da Y.*/*


```

sub_groups:
    push R2          //registro nullo
    push R16        //contatore
    push R18        //registro ausiliario per i valori da sommare
    push R19        //registro ausiliario per i valori da sottrarre
    push R20        //registri per sommare il primo gruppo
    push R21
    push R22        //registri per sommare il secondo gruppo
    push R23
    clr R2
    clr R20
    clr R21
    clr R22
    clr R23
    ldi R16,8.
loop:
    ld R18,X+
    ld R19,Y+
    add R20,R18
    adc R21,R2
    add R22,R19
    adc R23,R2
    dec R16
    brne loop
    sub R20,R22
    sbc R21,R23
    st Z,R20
    std Z+1,R21 //mette a posto il risultato senza alterare Z
    sbiw XH:XL,8 //ripristina X
    sbiw YH:YL,8 //ripristina Y
    pop R23
    pop R22
    pop R21
    pop R20
    pop R19
    pop R18
    pop R16
    pop R2
ret

```

2


Realizzare una macchina sequenziale sincrona secondo il modello di Mealy sincronizzato, con 1 ingresso e 1 uscita che viene posta a 1 (dopo il clock) ogni volta che un ingresso è pari alla somma dei 3 ingressi precedenti (modulo 2). Si trascuri il transitorio iniziale dei primi 3 ingressi.



Codifica degli stati

S0	000
S1	001
S2	010
S3	011
S4	100
S5	101
S6	110
S7	111

Architettura



Sintesi

	Q_2, Q_1			
Q_0, IN	00	01	11	10
00	000/1	100/0	100/1	000/0
01	001/0	101/1	101/0	001/1
11	011/1	111/0	111/1	011/0
10	010/0	110/1	110/0	010/1

$$U = Q_2 \oplus Q_1 \oplus Q_0 \oplus \overline{IN}$$

0	1	1	0
0	1	1	0
0	1	1	0
0	1	1	0

$$D_2 = Q_1$$

0	0	0	0
0	0	0	0
1	1	1	1
1	1	1	1

$$D_1 = Q_0$$

0	0	0	0
1	1	1	1
1	1	1	1
0	0	0	0

$$D_0 = IN$$

Lo stato futuro è prodotto da uno shift register

3

Realizzare in forma NAND-NAND ottima una rete combinatoria non completamente specificata a 4 ingressi e 1 uscita, i cui maxtermini siano $\{1, 3, 4, 6, 9, 12, 14\}$ e l'insieme dei don't care sia $\{2, 5, 7\}$. Indicare gli implicanti essenziali.

Colloco i maxtermini e i don't care in mappa e poi eseguo la sintesi SP cercando implicanti essenziali e principali che coprono la funzione.

		X_3, X_2			
		00	01	11	10
X_1, X_0	00	*1	0	0	1
	01	0	-	*1	0
	11	0	-	1	1
	10	-	0	0	1



$$Y = \overline{\overline{(X_2 \overline{X_0})} \overline{(X_2 X_0)} \overline{(X_3 X_1 X_0)}}$$

La funzione viene ricoperta da 3 implicanti, di cui 2 essenziali (con *).

4

Sintetizzare un sequenziatore, indicando diagramma di flusso e contenuto della ROM, che fornisca alla parte operativa un numero di 3 bit, secondo la seguente legge:
 1) se il valore corrente dell'uscita è multiplo di 3 (compreso lo 0) e il flag F è vero, il nuovo valore dell'uscita deve essere uguale al valore attuale incrementato di 3 (modulo 8); se F è falso l'uscita deve essere posta a 1;
 2) se il valore corrente dell'uscita non è multiplo di 3 e il flag G è vero, il nuovo valore dell'uscita deve essere uguale a 3; se G è falso l'uscita deve essere decrementata di 3 (modulo 8).
 La macchina, la cui uscita iniziale è nulla, deve avere un numero di stati tale da poter sempre soddisfare i requisiti indicati.
 Individuare i valori (eventuali) che non si presentano mai in uscita.


Per il sequenziatore sono sufficienti 8 stati, visto che il valore dell'uscita può assumere al massimo 8 valori (è calcolato modulo 8) e lo stato futuro dipende dall'uscita.



L'uscita 000 si presenta solo all'inizio e non torna più.
 Le uscite 101, 010, 111, 100 sono in stati che non possono essere raggiunti. Sulla base di questa osservazione, lo schema può essere semplificato mantenendo solo i 4 stati con uscite 000, 001, 011 e 110. Come codice di questi stati si possono assumere i 2 bit meno significativi.

Determinare la potenza dissipata e la tensione di uscita di un invertitore CMOS a vuoto, nelle condizioni date.

$$V_{DD} = 3,3 \text{ V} \quad V_{IN} = 2,1 \text{ V} \quad V_{Tn} = -V_{Tp} = 0,5 \text{ V} \quad k_n = -k_p = 8 \text{ mA/V}^2$$



Vista la simmetria tra i MOSFET, con la tensione di ingresso data si ha nMOS triodo e pMOS saturo.

$$I_{DD} = I_{SDp} = -\frac{k_p}{2}(V_{IN} - V_{DD} - V_{Tp})^2 = 1,96 \text{ mA}$$

Con questo valore si può calcolare la potenza dissipata.

$$P_D = V_{DD}I_{DD} = 6,468 \text{ mW}$$

Il valore della tensione di uscita si ottiene dalla relazione per la corrente nell'nMOS.

$$I_{DSn} = \frac{k_n}{2}V_U(2V_{IN} - V_U - 2V_{Tn}) = I_{DD} = 1,96 \text{ mA}$$

$$4x(3,2 - x) = 1,96 \quad x^2 - 3,2x + 0,49 = 0$$

$$x_1 = 0,16125 \quad x_2 = 3,03875 \text{ non compatibile con hp}$$

Il valore della tensione di uscita è quindi:

$$V_U = 0,16125 \text{ V}$$