

> ELETTRONICA PROGRAMMABILE - SSIS Toscana

• Introduzione

- Presentazione del docente
- Presentazione del corso - Obiettivi formativi, contenuti, Prerequisiti

• Premesse

- Sistemi elettronici "cablati"

la funzionalità della rete logica è racchiusa in componenti attivi e interconnessioni.

> Famiglie logiche e board.

- Difficile sfruttare le potenzialità delle tecnologie preesistenti.
Se si fanno circuiti più complessi, si RIDUCE il mercato.

> ASIC (circuiti elettronici integrati progettati "ad hoc"

- Convenienti solo per produzioni > di $10^4 \div 10^5$ unità/anno
- Difficili da progettare - costo costoso -
- Molto tempo (mesi) per andare in produzione.
- Elevatissimi costi non ricorrenti (15k€)

- Nuove strade per la realizzazione di sistemi elettronici

> Caratteristiche ideali

- Separare funzionalità e realizzazione fisica
- Riservare al produttore SOLO il hardware (grandi numeri)
- Mettere l'utente in grado di

DESCRIVERE, VERIFICARE, IMPLEMENTARE le funzionalità nell'hardware disponibile

PROCESSO DI trasferimento VELOCE, economico e senza necessità di particolari apparecchi.

- Riuscire a realizzare grandi e complessi sistemi che sfruttino le potenzialità delle Moletronics ($10^6 \div 10^7$ MOS).

- Elementi chiave per realizzare "sistemi programmati"

> Elementi in grado di conservare informazione in forme elettrica/logica : REGISTRI, MEMORIE

> Connessioni controllate da segnali elettronici

• Possibili soluzioni per l'elettronica programmabile

1- Applicare il concetto di programmabilità alle funzionalità di blocchi elementari, interconnessioni e interfaccia con l'esterno.

> le processi di programmazione "plasma" gli elementi e le connessioni del chip, che diviene praticamente un circuito dedicato.

> PAL, PLD, FPGA

2- individuare architetture "generali" in grado di eseguire sequenzialmente operazioni diverse, secondo quanto è scritto in una apposita memoria

> le circuiti non viene modificato dal programma.
il programma si identifica con le sequenze delle "istruzioni" collocate in memoria

> Processori: CPU, MC, PLC, DSP

- confronto tra le due soluzioni

Programmabili

⊕ mantengono le caratteristiche di prestazione di un circuito dedicato

complessità dei problemi risolti dipendente dalle dimensioni del chip

fusso di progetto complesso con requisiti di CAD stringenti (sintesi)

Processori

sostanzialmente più lenti di un dedicato - richiedono diverse istruzioni per risolvere un problema

complessità legate alle dimensioni delle memorie - capacità "teorica" di risolvere **qualsiasi** problema


Ampia disponibilità di strumenti di sviluppo (compilatori / assemblatori) e verifica (debugger)

• Dispositivi programmabili (cont.)

- Programmabilità degli elementi funzionali

> Esistono realizzazioni "strutturate" di reti combinatorie che permettono di impostare la funzione da realizzare tramite elementi di memoria

- La memoria stessa (nella fase di lettura)




riga i : deve essere scritta sommando il valore inciso delle tesselle di verità (rispettivamente delle 4 variabili di uscita)

• La matrice logica programmabile

Permette di realizzare una rete combinatoria come somma di prodotti

connessione programmabile




esistono algoritmi per ottimizzare una funzione combinatoria in vista delle realizzazioni con queste architetture

- Programmabilità delle connessioni

> Agli aspetti di architettura si sovrappongono quelli tecnologici - Occorre la disponibilità di metodi di interconnessione impostabili dall'utente


> Permeabilità

- Fusibili



Rottura per fusione (effetto Joule)

- Autifusibili




Rottura del dielettrico per superamento del valore limite di campo E

> Modificabili, dopo un processo di cancellazione
(NON volatili)

> Modificabili "in linea"

- Transistori MOS pilotati da celle di memoria di vario tipo (EPROM, E²PROM, Flash E²PROM, SRAM)




1: connessione
0: circuito aperto

la memoria, tipicamente, prevede in questo caso un accesso seriale.

- Esempio di dispositivi di tipo "GAL".
Analisi dell'architettura e pertine del data-sheet

- > Si evidenzia la struttura "sommme di prodotti" e cui è aggiunto un particolare macrocella finale.
- Nelle macrocellle sono presenti bit di programma "architetturali", nel senso che alterano la funzionalità, riconfigurando l'architettura -



- Evoluzione dei dispositivi programmabili
 - Esempio di dispositivi di tipo "Attrezzi"
 - > Si può incrementare la capacità di elaborazione "quantitativamente": aumentare i termini prodotti e il numero di macrocellule
 - Limitazione: la complessità dei problemi non cresce solo per quantità - Occorrono approcci articolati, con numerosi sottosistemi organizzati gerarchicamente
 - Per questo motivo non si è scelti oltre le 10 macrocellule (serie 22V10) e si è preferito assemblare nello stesso chip più architetture tipo GAL, dando loro la possibilità di comunicare reciprocamente (con matrici di interconnessione programmatibili).
 - > Dispositivi di questo tipo (array di array, con matrice di interconnessione) si definiscono PLD.
 - Esame delle macrocellle e degli espressori
 - Cenni al problema della stima delle prestazioni
 - la configurabilità comporta prestazioni differenziate in funzione dei bit di programmazione
 - importanza dei Microparametri e dello schema funzionale per la loro combinazione
 - Riferimenti e schemi a parametri di un PLD attuale.

- Programmabili tipo FPGA (field programmable GA) 1.6
-> un ulteriore passo avanti verso prestazioni più elevate
si ha con architetture di tipo metricale, con blocchi
elementare persino più semplici di una PAL, ma
con disposizione bidimensionale e euforie risorse di
connettività

- la capacità di programmare connessioni viene resa "percellente". Si prevedono connettività e breve, medio, largo raggio e globali.
- le celle, che può avere dimensioni diverse, si arricchiscono di registri e altre funzionalità (fine grain, large grain)
- I terminali di I/O acquisiscono euforie possibilità di configurazione (in, out, memoria, serivore ...)

- Programmabili dell'ultima generazione (SOPC)
-> Oggi, gli attuali processi tecnologici permettono di realizzare FPGA da diversi Mgate.
- Oltre alle normali architetture, sono disponibili risorse aggiuntive per realizzare sistemi più complessi:


- MEMORIA RAM
- . ARCHITETTURE TIPO "PROCESSORE"
- . MOLTIPLICATORE DI FREQUENZA PER CLOCK, PLL
- . BLOCCHI ANALOGICI E DI CONVERSIONE

• Processori: sistemi a controlli di programma

1.7

- circuiti in grado di eseguire sequenze di istruzioni conservate in un dispositivo specifico (RAM, ROM)

- Macchine sequenziali complesse sincrone
Partiamo dal modello base di rete logica.
-> Modello di Moore



E' evidente che la funzionalità della rete è contenuta nel cablaggio delle reti combinatorie.

- > Idea: cerchiamo di separare capacità "OPERATIVE" dalle capacità di gestire il flusso delle operazioni
 - Alcuni registri si "specializzeranno" a supporto dell'esecuzione delle operazioni (appoggio ai dati)
 - Altri serviranno per gestire il "flusso" di esecuzione del programma

- Modello di macchina divisa in PARTE OPERATIVA e PARTE CONTROLLO

