

- Come può essere realizzata una PARTE OPERATIVA.




> Il progetto è fortemente influenzato dalle applicazioni per cui è pensato il processore

- Esebrazioni di calcolo di tipo generale
- Esebrazione di sequenze
- Rappresentazione dell'informazione, tipi di dati

> Ha una struttura "data path", formata da registri, bus, e blocchi operatori


> Propriamente, e titolo di esempio, una parte operativa su cui si possono realizzare semplici operazioni logiche e l'incremento.

- Le dotiamo di 4 registri intercambiabili di uso generale (a 4 bit) con abilitazione "E"
- Siamo ea possibilità della parte di controllo di caricare i registri con un valore "immediato"
- Prevediamo un operatore INC, AND, NOT, XOR con operazioni logiche bit-wise.




OP2	OP1	OPO	Operazione
0	0	0	AND (IN1, IN2)
0	0	1	-
0	1	1	INC (IN1)
0	1	0	XOR (IN1, IN2)
1	1	0	NOT (IN1)

• Si ha quindi:




- > Queste porte operative prevede quindi "istruzioni" da 15 b, che predispongono le varie parti per eseguire operazioni richieste
 - NON tutte le combinazioni dei 15b sono significative



- Possiamo immaginare di realizzare la parte di controllo in modo "strutturato", al fine di abilitarla a eseguire fasci di operazioni MODIFICABILI sulle basi delle operazioni esterne


1.10




- > Le OP vengono eseguite "imponendo" una certa (15b) percorso con segnali di controllo alle parti operative
- > I test sono eseguiti su combinazioni logiche di segnali provenienti dalle parti operative (Σ o C)
- > Si usa perciò un'architettura, basata su MEMORIA, per realizzare questo diagramma che prende il nome di SEQUENZIATORE.
 - Serve un REGISTRO di appoggio per indicare lo STATO corrente (n° STATI = $2^{n^{\circ}}$ bit)
 - Serve un meccanismo per decidere lo STATO futuro, impostando i test
 - I bit che gestiscono l'OPERAZIONE devono essere inviati alle parti operative (sono i 15b citati prima)

> Sequenziatore "standard"

1.11



> Se le operazioni previste nell'esecuzione del programma vengono eseguite SEQUENZIALMENTE, la struttura può essere significativamente semplificata usando un contatore con CARICAMENTO parallelo



- Possiamo vedere cosa significa programmare quelle strutture in modo da realizzare, in RO, un contenuto che varia continuamente da 5 a 11 e ripete ogni volta da capo -

> Si tratta di scrivere il contenuto delle memorie, in modo che le operazioni siano corrette

- Facciamo riferimento all'architettura con registro

indirizzo Stato	FUTURO1	FUTURO0	FLAG	CODICE OP	Commento
0	1	-	1	5,1,1,1,-,-,-	$R1 \leftarrow 5$
1	2	-	1	11,1,1,2,-,-,-	$R2 \leftarrow 11$
2	3	-	4	-,0,1,0,1,1,0	$RO \leftarrow R1$
3	4	-	1	-,0,1,0,0,-,3	$INC\ RO, RO$
4	3	2	2	-,0,0,-,0,2,2	$XOR\ RO, R2, -$

> Siamo riusciti a ottenere una funzionalità "evoluta" solo cambiando il contenuto delle memorie interne del processore, cioè il MICROCODICE.

- Limiti dell'approccio "POPC" proposto

> Le "istruzioni" sono in forma "estesa" - Richiedono grandi quantità di memoria.

> La memoria del μCODICE influenza pesantemente le prestazioni del processore -

- Non può essere troppo grossa
- Deve essere facile da "raggiungere" e modificare


> SOLUZIONE :

- Usare un secondo livello per codificare le istruzioni in forma COMPATTA
- Usare il μcodice per costituire un INTERPRETE di questo nuovo tipo di istruzioni (livello ASSEMBLER)

- Processore con comandi assembler

L'architettura di questo sistema prevede una parte CONTROLLO specializzata, in grado di dialogare con una memoria esterna tramite un bus

- > Servono alcuni registri di appoggio, per l'indirizzo delle memorie e per le istruzioni caricate da eseguire
- > Occorre stabilire un flusso ciclico, che dopo una initializzazione, prece sequenzialmente (riconoscendo le eccezioni) le istruzioni, le esegue.
 - Si può prevedere anche la possibilità di interrompere con segnali esterni (RES, INT, HALT) questo flusso



- Per "scoprire" l'istruzione assembler occorre una rete combinatoria di decodifica, che interpreti i diversi campi che sono stati inseriti nell'istruzione


> Proseguendo nel nostro esempio, possiamo immaginare un processore con il seguente assembler:

```

INC RD
AND RD, RS
XOR RD, RS
NOT RD
LD  RD, RS
LDI RD, n
JP  n
JP  c, n
NOP
    
```

(CODICI "MNEMONICI")

- Possiamo organizzare i comandi su parole (1 o più) 1.14 di 8 b, eseguendo vari campi



codice OPERATIVO

- indica QUALE operazione
- in CHE MODO sono indicati gli operandi e DOVE troverei
- specifica SE il comando è su 1 o più parole
- specifica SE occorre fare salti


operandi o altre informazioni utili per eseguire l'operazione

- Proviamo a costruire i codici per le istruzioni proposte (codice mnemonico → codice binario)


NOP	<u>0 0 0 0 0 0 0 0</u>	1	D, S	00 20
LD RD, RS	<u>0 0 0 1 D S</u>	1		01 R1
LDI RD, m	<u>1 0 D m</u>	1		10 R2
				11 R3
NOT RD	<u>1 0 0 1 0 D 0 0</u>	1	C	
INC RD	<u>1 0 0 1 1 D 0 0</u>	1		00 Z
AND RD, RS	<u>1 0 1 0 0 D S</u>	1		01 NZ
XOR RD, RS	<u>1 0 1 0 1 D S</u>	1		10 C
JP C, m	<u>1 1 C m</u>	1		11 NC
JP m	<u>0 1 1 1 m</u>	1		
		2		

- Abbiamo fissato in 4096 locazioni lo spazio di memoria e in 12 b la dimensione del registro PC


MEMORIA EXT (ROM)




> I nuovi registri possono essere considerati
essere stesse streghe di quelli della parte operativa
Vediamo di specificarli




> Nella parte OPERATIVA occorre aggiungere un registro (FLAG) per memorizzare il valore dei bit Z e C dopo le operazioni aritmetiche.



> Ricapitoliamo le varie configurazioni per potere progettare il sequenziatore



- Possibile microcodice



- Vediamo il programma assembler che realizza il precedente contatore 1-77

byte	ADD	ISTR	8 byte
1	loop:	LDI R0, 5	
1	loop1:	LDI R2, 11	
1		INC R0	
1		XOR R2, R0 ; confronto con 11	
2		JP Z, loop	
2		JP loop1	

- Tempo di esecuzione del ciclo 70 cicli di clock

TRACCEA

CLK			
0	LDI R0, 5	R0 = 5	
2	LDI R2, 11	R2 = 11	
4	INC R0	R0 = 6	
6	XOR R2, R0	R2 = 11 XOR 6 ≠ 0	
8	JP Z, loop	non eseguite	
12	JP	eseguite	
14	LDI R2, 11	R2 = 11	
16	INC R0	R0 = 7	
18	XOR R2, R0	R2 = 11 XOR 7 ≠ 0	
20	JP Z, loop		
24	JP		
	:		
60	JP		
62	LDI R2, 11		
64	INC R0	R0 = 11	
66	XOR		
70	JP Z, loop	esegue	

- Set di istruzioni di un µP

- > Concorso e spostamento dati
Registri, memoria, I/O
- > Esecuzione di operazioni
Logiche, aritmetiche, spostamento di bit, selezione di bit
- > Controllo del flusso di esecuzione
Solti, sottoprogrammi

- Architetture CISC/RISC

> Set di istruzioni
COMPLESSO

Maggior capacità operativa
Istruzioni "leggere"

> Set di istruzioni
RIDOTTO

Poche istruzioni veloci
individuare le più usate e
ottimizzarle

- Architetture Harvard/Von Neumann

