

Cognome

Nome

ESERCIZIO N°1

8 punti

Realizzare una subroutine per il microcontrollore AVR XMEGA256A3BU, che lascia in R16 il valore di X modulo 13. Determinarne il tempo massimo di esecuzione in cicli di clock. Individuare se possibile una soluzione che, per qualsiasi valore di X, completa il compito con un numero di cicli di clock inferiore a 100.

ESERCIZIO N°2

6 punti

Sintetizzare una rete sequenziale sincronizzata secondo il modello di Moore, con in ingresso *IN* e una uscita *U*, in grado di riconoscere ponendo *U* a 1 per un ciclo di clock, le due sequenze, non interallacciate in alcun modo, 11011 e 10101. Minimizzare il numero di flip-flop usati.

ESERCIZIO N°3

4 punti

Avendo a disposizione chip di memoria SRAM da 2 M x 5 (costo 0,42 €) e da 1 M x 4 (costo 0,21 €), progettare un modulo di memoria da 4 M x 16 a costo minimo.

ESERCIZIO N°4

5 punti

Sintetizzare in forma ottima PS la rete combinatoria a 4 ingressi x_3, x_2, x_1, x_0 (che danno il valore binario di una cifra esadecimale) in grado di pilotare il segmento *f* di un display a 7 segmenti.

ESERCIZIO N°5

4 punti

Disegnare lo schema logico di un sequenziatore in grado di implementare il seguente microcodice. BGN è lo stato iniziale e va codificato con 0.

```

BGN: IF L THEN RST ELSE BGN; OP = 1000
GRP: IF K THEN ALT ELSE DWN; OP = 0000
CDN: IF M THEN GRP ELSE BGN; OP = 1110
DWN: IF M THEN FOR ELSE FOR; OP = 0011
ALT: IF L THEN RST ELSE ALT; OP = 1101
END: IF L THEN END ELSE CDN; OP = 1111
FOR: IF K THEN DWN ELSE RST; OP = 0101
RST: IF M THEN BGN ELSE END; OP = 0011
  
```

ESERCIZIO N°6

6 punti

Siano dati i 3 valori positivi $a = 1,88 \cdot 10^6$; $b = 1,13 \cdot 10^6$; $c = 5,418 \cdot 10^{13}$

- Determinare la rappresentazione in virgola mobile IEEE754-2008 (binary32) dei 3 numeri (con arrotondamento al numero di macchina più vicino).
- Valutare la rappresentazione della somma *s* tra i 3 numeri, eseguita come $s = a + (b + c)$ e come $s' = (a + b) + c$; i risultati parziali e quello finale sono ricondotti a numeri di macchina usando l'arrotondamento classico se necessario.

1

Realizzare una subroutine per il microcontrollore AVR XMEGA256A3BU, che lascia in R16 il valore di X modulo 13. Determinarne il tempo massimo di esecuzione in cicli di clock. Individuare se possibile una soluzione che, per qualsiasi valore di X, completa il compito con un numero di cicli di clock inferiore a 100.

```
/*
La soluzione seguente, già proposta e testata nel passato, funziona
correttamente ma sicuramente richiede tempi di esecuzione inaccettabili. Infatti
il massimo numero di iterazioni si ottiene con valori di X prossimi al massimo
(>=65533). Per questi valori, il tempo di esecuzione (compresa la rcall e la
ret) vale 20184 T. */
```


```
mod13:
push XH
push XL
m1:
  sbiw XH:XL,13
  brcc m1
adiw XH:XL,13
mov R16,XL
pop XL
pop XH
ret
```

```
/*
Questa nuova soluzione, più articolata, sfrutta le proprietà del modulo per
ottenere un risparmio in tempo di esecuzione, ottenendo il risultato con 35
istruzioni. Evitando l'uso di loop dal numero di iterazioni dipendenti dal dato,
il tempo di esecuzione non cambia coi dati e vale 43 T (compresa rcall e ret),
soddisfacendo i requisiti assegnati. */
```

```
mod13speed:
push XL
mov R16,XL
swap R16
andi R16,0x0F
andi XL,0x0F
add XL,R16
lsl R16
add XL,R16 //in XL ci va XLL+3XLH
mov R16,XH
swap R16
andi R16,0x0F
add XL,R16 //in XL ora c'è XLL+3XLH+XHH
mov R16,XH
andi R16,0X0F
add XL,R16
swap R16
lsr R16
add R16,XL //in R16 ora c'è XLL+3XLH+9XHL+XHH (al max 210)
subi R16,208
brcc lp01
subi R16,-208
```

```
lp01: subi R16,104
brcc lp02
subi R16,-104
lp02: subi R16,52
brcc lp03
subi R16,-52
lp03: subi R16,26
brcc lp04
subi R16,-26
lp04: subi r16,13
brcc lp05
subi R16,-13
lp05: pop XL
ret //ora sicuramente siamo tra 0 e 12
```

② Portiamo del grafo della macchina.




A un'ispezione visiva appare che il grafo non presenta stati equivalenti. Si hanno quindi 4 variabili di stato.

Codifica degli stati (A: stato di reset)

	q_3	q_2	q_1	q_0	\cup ($\equiv q_3$)
A*	0	0	0	0	0
B	0	0	0	1	0
C	0	0	1	1	0
E	0	1	0	1	0
D	0	0	1	0	0
F	0	1	1	1	0
G	0	1	1	0	0
M	0	1	0	0	0
H	1	0	0	0	1

Architettura



Mappe delle transizioni

$q_3 q_2$	00	01	11	10	
$q_1 q_0$	00	01	11	10	
A	0000	M	0110	-	H 0000
B	0011	E	0111	-	-
C	0000	F	0000	-	-
D	P 0110	G 0000	-	-	-

$IN=0$

00	01	11	10		
A	0001	M	1000	-	H 0001
B	0101	E	0101	-	-
C	0010	F	0100	-	-
D	0101	G	1000	-	-

$IN=1$

Sintesi

$$D_3 = \text{IN } q_2 \bar{q}_0$$

$\begin{matrix} 0 & 0 & - & 0 \\ 0 & 0 & - & - \\ 0 & 0 & - & - \\ 0 & 0 & - & - \end{matrix}$	$\begin{matrix} 0 & 1 & - & 0 \\ 0 & 0 & - & - \\ 0 & 0 & - & - \\ 0 & 1 & - & - \end{matrix}$
--	--

$$D_2 = \text{IN } q_2 \bar{q}_1 + \bar{q}_2 q_1 \bar{q}_0 + \text{IN } \bar{q}_1 q_0 + \text{IN } q_2 q_0$$

$\begin{matrix} 0 & 1 & - & 0 \\ 0 & 1 & - & - \\ 0 & 0 & - & - \\ 1 & 0 & - & F \end{matrix}$	$\begin{matrix} 0 & 0 & - & 0 \\ 1 & 1 & - & - \\ 0 & 1 & - & - \\ 1 & 0 & - & F \end{matrix}$
--	--

$$D_1 = \text{IN } q_2 \bar{q}_1 + \text{IN } \bar{q}_1 q_0 + \text{IN } \bar{q}_2 q_1 \bar{q}_0 + \text{IN } \bar{q}_2 q_1 q_0$$

$\begin{matrix} 0 & 1 & - & 0 \\ 1 & 1 & - & - \\ 0 & 0 & - & - \\ 1 & 0 & - & F \end{matrix}$	$\begin{matrix} 0 & 0 & - & 0 \\ 0 & 0 & - & - \\ 1 & 0 & - & - \\ 0 & 0 & - & - \end{matrix}$
--	--

$$D_0 = \bar{q}_1 q_0 + \text{IN } \bar{q}_2 \bar{q}_0$$

$\begin{matrix} 0 & 0 & - & 0 \\ 1 & 1 & - & - \\ 0 & 0 & - & - \\ 0 & 0 & - & - \end{matrix}$	$\begin{matrix} 1 & 0 & - & 1 \\ 1 & 1 & - & - \\ 0 & 0 & - & - \\ 1 & 0 & - & F \end{matrix}$
--	--

Analisi degli stati definiti dopo la sintesi

$q_3 q_2$

$q_1 q_0$	00	01	11	w
00			0110	
01			0111	0011
11			0000	0000
w			0000	0110

	00	01	11	w
00			1000	
01			0101	0101
11			0100	0010
w			1000	0101

tutti gli stati futuri individuati sono già definiti nel grafo. Non si avranno, anche in caso di errore delle reti, situazioni anomale NON transitorie.

③ Esaminiamo le costi per 4M parole (ottenute con chip da 4 o da 5 bit per parola)

$$4M \times 4 \rightarrow 4 \text{ chip da } 1M \times 4 \rightarrow 0,84 \text{ €}$$



$$4M \times 5 \rightarrow 2 \text{ chip da } 2M \times 5 \rightarrow 0,84 \text{ €}$$

Ie chip da 5bit/parola è molto più economico, ma per realizzare parole de 16 b si sprecano comunque dei bit


Scezioni possibili

moduli 4Mx4		4Mx5	totale	COSTO
#	4	0	4Mx16	
3	1	1	4Mx17	
2	2	2	4Mx18	
1	3	3	4Mx19	3,36 € per tutti i casi
0	4	4	4Mx20	

Realizzo il caso 1 (senza spreco di bit) con entro solo prima la dimensione di parola e poi il n° di parole)



④ Output a 7 segmenti (da hex)



Mappa:

$x_3 x_2$	00	01	11	10
$x_1 x_0$	1	1	1	1
00	0	1	0	1
01	0	1	0	1
11	0	0	1	1
10	0	1	1	1

Tutti esenziali

$$S_F = (x_3 + x_2 + \bar{x}_0)(x_3 + x_2 + \bar{x}_1)(x_3 + \bar{x}_1 + \bar{x}_0)(\bar{x}_3 + \bar{x}_2 + x_1 + \bar{x}_0)$$


5) Usare strutture genériche con registri

codifica stati

BGN :	000
GRP :	001
CIN :	010
DWN :	011
ALT :	100
END :	101
FOR :	110
RST :	111

flag

L :	00
K :	01
M :	10



(6)

legge di rappresentazione (valori normalizzabili)

$$x = (-1)^s \cdot 2^{\frac{E-127}{2}} (1 + T \cdot 2^{-23})$$

$$a = 1,88 \cdot 10^6 = (-1)^0 \cdot 2^{20} \cdot (1 + 6651392 \cdot 2^{-23})$$

$0_x 10010011_x 110.0101.0111.1101.0000.0000_x$

$$b = 1,13 \cdot 10^6 = (-1)^0 \cdot 2^{20} \cdot (1 + 651392 \cdot 2^{-23})$$

$0_x 10010011_x 000.1001.1111.0000.1000.0000_x$

$$c = 5,418 \cdot 10^{13} = (-1)^0 \cdot 2^{45} \cdot (1 + 4528911 \cdot 2^{-23})^{(a_{22.})}$$

$0_x 10101100_x 100.0101.0001.1011.0000.1111_x$

Viste le diverse tra ordini di grandezza, si ha

$$a + (b + c) = a + c = c \quad (\text{la codifica coincide con quella di } -c)$$

Nell' altro caso, invece

$$(a+b) = (-1)^0 \cdot 2^{21} \cdot (1 + 3651392 \cdot 2^{-23})$$

Sommato a $-c$ fa scattare l'arrotondamento al valore successivo della mantissa di quest' ultimo la codifica di s' è

$0_x 10101100_x 100.0101.0001.1011.0001.0000_x$